用于减少传输延迟的链路关联制造技术

本文所描述的示例涉及处理器电路系统，该处理器电路系统用于通过选择目标集群并且将请求发出到目标集群来向中央处理单元(CPU)集群发出缓存一致性消息，其中，目标集群包括该集群或者目标集群直接连接到该集群。在一些示例中，所选择的目标集群与最小数量的管芯边界遍历相关联。在一些示例中，处理器电路系统用于读取集群的地址范围以使用对包括本地集群和远程集群的存储器区域的单个范围检查来识别目标集群。在一些示例中，向集群发出缓存一致性消息是为了使缓存一致性消息遍历一个或多个管芯互连以到达目标集群。多个管芯互连以到达目标集群。多个管芯互连以到达目标集群。

【技术实现步骤摘要】
【国外来华专利技术】用于减少传输延迟的链路关联
[0001]优先权声明
[0002]本申请根据35 U.S.C.
§
365(c)要求2020年6月5日提交的名称为“LINK AFFINITIZATION TO REDUCE TRANSFER LATENCY”的美国申请No.16/894,402的优先权，该申请整体并入本文。

技术介绍

[0003]计算系统允许存储器的内容被多个处理器元件同时访问。例如，处理器可以将内容的副本存储在缓存中，并且另一个处理器可以将内容的相同副本存储在另一个缓存中。相比于使用存储器设备提供的由处理器对数据的访问，缓存设备可以提供更快速的由处理器对数据的访问。缓存一致性旨在在存储器和缓存中提供内容的最新版本，以便最新版本被访问和处理。在设备或进程向其他远程设备或远程进程发送关于它们对经缓存内容的访问或使用的查询的情况下，到接收对查询的响应的时间可能引入延迟，该延迟使系统性能变慢。
附图说明
[0004]图1描绘了示例系统。
[0005]图2描绘了示例系统和流程。
[0006]图3描绘了示例系统存储器地址范围组织。
[0007]图4描绘了示例系统和流程。
[0008]图5描绘了示例过程。
[0009]图6描绘了系统。
[0010]图7描绘了环境。
具体实施方式
[0011]图1描绘了示例系统。处理器100包括多个核心110
‑
0至110
‑
N。核心可以是能够执行指令的执行核心或计算引擎。核心可以访问自己的缓存和只读存储器(ROM)，或者多个核心可以共享缓存或ROM。核心可以是同构的设备(例如，相同的处理能力)和/或异构的设备(例如，不同的处理能力)。核心的频率或功率使用可以是可调节的。可以使用任何类型的处理器间通信技术，例如但不限于消息传递、处理器间中断(IPI)、处理器间通信等等。核心可以以任何类型的方式连接，例如但不限于总线、环或网状结构。
[0012]在给定的多核心处理器实现方式中，核心110可以访问包括一个或多个级的缓存层次结构的缓存。例如，在一些实施例中，核心110可以包括私有缓存存储器，包括1级(L1)、2级(L2)和3级(L3)缓存存储器。在一些实施例中，这样的缓存存储器可以被非包含性地维持，使得存在于这些缓存存储器中的一个或多个中的信息可以不出现在缓存层次结构的较高级别中，例如核心可以耦合到的共享缓存。
[0013]核心可以通过互连耦合到系统代理(非核心)。系统代理可以包括共享缓存，该共
享缓存可以包括任何类型的缓存(例如，1级、2级或最后一级缓存(LLC))。系统代理可以包括以下中的一项或多项：存储器控制器、缓存一致性管理器、算术逻辑单元、浮点单元、核心或处理器互连、或总线或链路控制器。系统代理或非核心可以提供以下中的一项或多项：直接存储器访问(DMA)引擎连接、非缓存一致主连接、核心之间的数据缓存一致性和仲裁缓存请求、或高级微控制器总线架构(AMBA)能力。系统代理或非核心可以管理接收和发送基础结构和存储器控制器的优先级和时钟速度。
[0014]核心可以耦合到经组合的缓存代理和本地代理(这里称为缓存本地代理(CHA)120，或缓存代理(CA)122和本地代理(HA)124)。通常，CHA 120可以用作本地一致性和缓存控制器(通过缓存控制器122，在本文中也称为缓存代理)，并且还用作(通过本地代理124)全局一致性和存储器控制器接口。在一些实施例中，CHA 120可以具有分布式设计，包括与核心之一相关联的分布式CHA 120
‑
0至120
‑
N中的一个或多个。CHA 120可以包括缓存代理122和本地代理124。
[0015]在一些实施例中，一个或多个CHA 120耦合到LLC 130
‑
0至130
‑
N的分布式部分。更具体地，一个或多个个体的缓存代理122可以与对应的LLC部分或切片130交互。CHA 120可以尝试在其他集群或插槽中的不同存储器和缓存设备之间维持缓存一致性。
[0016]核心可以向其CA 122发送请求。CA 122可以从其缓存切片提供数据或从另一个核心的缓存获得数据的副本。在缓存未命中的情况下，CA 122可以向本地代理124转发请求，该本地代理124从存储器提供数据或者向其他缓存代理122和向本地代理124发送探听请求。如果另一个缓存代理122将缓存行的副本维持为处于修改、排他或转发状态，缓存行的副本可以被提供给请求者。
[0017]缓存代理122可以包括缓存控制器，该缓存控制器包括缓存流水线和/或与缓存存储器的对应部分(例如最后一级缓存(LLC)的分布式部分)相关联的其他电路系统。缓存代理122和本地代理124可以一起工作以通过在连接上交换消息来实现数据一致性。缓存代理122可以发起到一致性存储器中的事务并且可以将副本保留在缓存中。缓存代理122可以根据缓存一致性协议来接收或发送消息。可以使用任何类型的缓存一致性协议，例如但不限于MESIF(Modified Exclusive Shared Invalid Forward，修改排他共享无效转发)、MOESI(Modified Owned Exclusive Shared Invalid，修改自有排他共享无效)等。
[0018]缓存代理122可以向其他缓存代理提供一致性存储器内容的副本。本地代理124可以为一致性事务提供服务，包括与缓存代理握手。本地代理124可以监督一致性存储器的地址空间。本地代理124可以管理不同缓存代理122之间可能出现的冲突。本地代理124可以提供数据和所有权响应。
[0019]图2描绘了示例系统和流程。插槽200可以包括集群200
‑
0到200
‑
3。类似地，插槽220可以包括集群220
‑
0到220
‑
3。插槽可以包括到主板或电路板的连接器，该主板或电路板包括中央处理单元(CPU)并且提供与CPU的电接口。任何集群可以包括CA、HA、CHA、一个或多个处理器或核心、以及一个或多个缓存(例如，L1、L2、L3、LLC)。在一些示例中，对CA或HA的引用可以替代地指代CHA，或者对CHA的任何引用可以指代CA或HA。在一些示例中，集群可以与将数据从缓存复制到存储器(或反之)的存储器控制器(MC)相关联。在插槽200或220内，集群可以使用任何多管芯到管芯连接性技术(例如，MDF)以通信方式耦合到同一插槽内的另一个集群。
[0020]例如，硅中介层和穿硅过孔(TSV)可以被用来以硅互连速度连接管芯。在一些情况下，单个衬底中的嵌入式桥可以被用来提供高输入/输出(I/O)速率和多个管芯之间的电气互连路径。嵌入在两个互连管芯边缘之下的硅桥可以被用来在多个维度上以导电方式耦合管芯。微凸块可以被用来支持高密度信号，并且倒装芯片凸块可以被用来从芯片到封装的直接电源和接地连接。在一些示例中，英特尔嵌本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括：通过从两个或更多个目标集群中选择目标集群并且向所选择的目标集群发出缓存一致性请求，来向集群发出所述缓存一致性请求，其中，所述目标集群被一致地分配为所述集群，或者所述目标集群以最小数量的管芯边界遍历直接连接到所述集群。2.如权利要求1所述的方法，其中，所述集群包括具有以下中的一项或多项的管芯：核心、缓存代理、本地代理、或缓存和本地代理。3.如权利要求1所述的方法，包括：读取所述集群的存储器地址范围，以使用对与本地集群和远程集群相关联的存储器区域的单个范围检查来识别所述目标集群。4.如权利要求1所述的方法，其中，所述缓存一致性请求是从源集群发出的，并且其中，所述源集群是具有多个集群的多中央处理单元(CPU)系统的一部分。5.如权利要求1所述的方法，其中，管芯边界遍历包括管芯到管芯互连的遍历。6.如权利要求5所述的方法，其中，所述管芯到管芯互连与嵌入式多管芯互连桥(EMIB)兼容。7.如权利要求1所述的方法，其中，所述目标集群的缓存代理执行地址解码，以确定存储器地址对应于本地集群还是远程集群。8.如权利要求7所述的方法，包括：基于所述存储器地址对应于远程集群，所述目标集群通过插槽到插槽连接来将所述缓存一致性请求传输到远程目标集群，其中，所述远程目标集群包括所述集群。9.如权利要求1所述的方法，包括：接收对所述缓存一致性请求的响应，所述响应包括以下中的一项或多项：不匹配、与数据匹配、数据被共享、或数据被排他拥有。10.一种装置，包括：处理器电路系统，所述处理器电路系统用于：通过在两个或更多个目标集群中选择目标集群并且将缓存一致性消息发出到所述目标集群，来向中央处理单元(CPU)集群发出所述缓存一致性消息，其中，所述目标集群包括...

【专利技术属性】
技术研发人员：维尼特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：