一种ZQ校准方法、存储器及存储系统技术方案

本发明专利技术实施例提供一种ZQ校准方法、存储器及存储系统。其中，所述方法包括：获取为短ZQ校准配置的最大循环次数；所述最大循环次数用于表明所述短ZQ校准的校准范围；在接收到短ZQ校准命令后，对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。循环次数和/或校准结果满足要求。循环次数和/或校准结果满足要求。

【技术实现步骤摘要】
一种ZQ校准方法、存储器及存储系统


[0001]本专利技术涉及存储器
，尤其涉及一种ZQ校准方法、存储器及存储系统。

技术介绍

[0002]目前包含如微处理器、存储电路以及门阵列电路的集成电路的半导体存储器用在各种电子设备中，比如，个人计算机、服务器计算机以及工作站。随着电子设备的操作速度的增加，电子设备中存储器的接口端的阻抗不匹配使得电子设备难以高速传送数据。因此，在存储器中引入ZQ校准，以校准存储器接口端的阻抗，从而保证数据的高速传输。然而，目前所使用的ZQ校准方式不能满足校准需求。

技术实现思路

[0003]有鉴于此，本专利技术提供一种ZQ校准方法、存储器及存储系统。其中，对于短ZQ校准来说，在用户配置的最大校准循环次数内，对存储器的阻抗进行校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求为止，以此不仅可灵活的设置短ZQ校准的校准范围，而在设置的最大校准循环次数合适的情况下，还可纠正长ZQ校准出现的错误。
[0004]为达到上述目的，本专利技术的技术方案是这样实现的：
[0005]第一方面，本专利技术实施例提供一种ZQ校准方法，所述方法包括：
[0006]获取为短ZQ校准配置的最大循环次数；所述最大循环次数用于表明所述短ZQ校准的校准范围；
[0007]在接收到短ZQ校准命令后，对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。
[0008]在上述方案中，在所述存储器支持开放NAND闪存接口ONFI协议时，所述最大循环次数为所述存储器耦接的存储器控制器基于所述ONFI协议中Set Feature命令在所述存储器中设置的。
[0009]在上述方案中，在所述最大循环次数包括多个时，所述获取为短ZQ校准配置的最大循环次数，包括：
[0010]确定当前工作环境变化程度；
[0011]基于所述当前工作环境变化程度和映射关系获取为短ZQ校准配置的最大循环次数；
[0012]其中，所述工作环境变化程度用环境温度的变化和/或所述存储器的输出电压的变化来衡量；所述映射关系用于反映工作环境变化程度与所述最大循环次数之间的对应关系。
[0013]在上述方案中，所述方法还包括：
[0014]在执行校准的循环次数达到所述最大循环次数且所述校准结果不满足要求时，向与所述存储器耦接的存储器控制器反馈用于表明校准失败的第一标识。
[0015]在上述方案中，所述方法还包括：
[0016]在达到下一校准周期时，接收所述存储器控制器在接收到所述第一标识后发送的长ZQ校准命令；在接收到所述长ZQ校准命令时，对所述存储器的接口阻抗进行长ZQ校准；
[0017]其中，所述校准周期为相邻两个所述存储器控制器向所述存储器发送的所述短ZQ校准命令的时间间隔。
[0018]在上述方案中，所述方法还包括：在所述校准结果满足要求后，向与所述存储器耦接的存储器控制器反馈用于表明校准成功的第二标识；其中，所述第二标识用于使所述存储器控制器将发送所述短ZQ校准命令的校准周期增大。
[0019]在上述方案中，在对所述存储器的接口阻抗进行长ZQ校准之后，所述方法还包括：继续按照所述校准周期对所述存储器的接口阻抗进行所述短ZQ校准。
[0020]第二方面，本专利技术实施例提供一种存储器，包括：用于存储数据的存储阵列；以及与所述存储阵列耦接且用于控制所述存储阵列的外围电路；其中，
[0021]所述外围电路被配置为：获取为短ZQ校准配置的最大循环次数；所述最大循环次数用于表明所述短ZQ校准的校准范围；在接收到短ZQ校准命令后，对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。
[0022]在上述方案中，所述外围电路包括：控制逻辑单元和ZQ校准单元，其中；
[0023]所述控制逻辑单元，被配置为：获取为短ZQ校准配置的最大循环次数；在接收到短ZQ校准命令后，控制所述ZQ校准单元对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。
[0024]在上述方案中，在所述存储器支持开放NAND闪存接口ONFI协议时，所述最大循环次数为所述存储器耦接的存储器控制器基于所述ONFI协议中Set Feature命令在所述存储器中设置的。
[0025]在上述方案中，所述外围电路还包括：寄存器，被配置为保存第一标识和/或第二标识，其中，所述第一标志为在执行校准的循环次数达到所述最大循环次数且所述校准结果不满足要求时，向与所述存储器耦接的存储器控制器反馈用于表明校准失败的标识；所述第二标识为在所述校准结果满足要求后，向与所述存储器耦接的存储器控制器反馈用于表明校准成功的标识。
[0026]在上述方案中，所述存储器为双数据速率动态随机存取存储器DDR DRAM。
[0027]第三方面，本专利技术实施例还提供一种存储系统，包括：一个或多个上述的存储器；以及耦合在所述存储器的存储器控制器；所述存储器控制器，用于：向所述存储器发送短所述ZQ校准命令或长ZQ校准命令。
[0028]在上述方案中，所述存储系统是固态硬盘或存储卡。
[0029]本专利技术实施例提供一种ZQ校准方法、存储器及存储系统。其中，所述方法包括：获取为短ZQ校准配置的最大循环次数；所述最大循环次数用于表明所述短ZQ校准的校准范围；在接收到短ZQ校准命令后，对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。本专利技术实施例提供的ZQ校准方法，利用用户配置的校准循环次数，以灵活的设置短ZQ校准的校准范围，以便对存储器的接口阻抗进行准确的校准，并且在设置的最大校准循环次数合适的情况下，还可纠正因长
Dynamic Random Access Memory)技术中，使用ZQ校准命令来周期性地校准DRAM输入/输出接口阻抗。具体来讲，存储器控制器可通常发出短ZQ校准命令(对应于短ZQ校准)或长ZQ校准命令(对应于长ZQ校准)来补偿与DRAM相关联的输入/输出(I/O)驱动器中的任何系统电压和温度(VT)的变化，其中，长ZQ校准命令通常在DRAM加电初始化期间和复位条件期间使用；短ZQ校准命令趋向于用以跟踪正常操作期间的电压和温度的微小变化，且在闲置时周期性地校准DRAM，以维持整个电压和温度范围内的线性输出驱动器和接口阻抗。通常，短ZQ校准命令花费128个DRAM时钟循环来完成，而长ZQ校准命令花费较长的时间来完成，比如，512个DRAM时钟循环来完成，但其相对于短ZQ校准命令执行的ZQ校准，可补偿较大的电压和温度偏差。然而目前所使用的长ZQ校准无法获取到精确的调整控制信号，而无法使DRAM的接口阻抗得到准确的校准；而短ZQ校准设定了默认的调整范围，其校准范围受限，无法适应环境剧烈变动下DRAM的接口阻抗的校准。
[0051]为了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ZQ校准方法，其特征在于，应用于存储器，所述方法包括：获取为短ZQ校准配置的最大循环次数；所述最大循环次数用于表明所述短ZQ校准的校准范围；在接收到短ZQ校准命令后，对所述存储器的接口阻抗进行所述短ZQ校准，直到执行校准的循环次数达到所述最大循环次数和/或校准结果满足要求。2.根据权利要求1所述的方法，其特征在于，在所述存储器支持开放NAND闪存接口ONFI协议时，所述最大循环次数为与所述存储器耦接的存储器控制器基于所述ONFI协议中Set Feature命令在所述存储器中设置的。3.根据权利要求1所述的方法，其特征在于，在所述最大循环次数包括多个时，所述获取为短ZQ校准配置的最大循环次数，包括：确定当前工作环境变化程度；基于所述当前工作环境变化程度和映射关系获取为短ZQ校准配置的最大循环次数；其中，所述工作环境变化程度用环境温度的变化和/或所述存储器的输出电压的变化来衡量；所述映射关系用于反映工作环境变化程度与所述最大循环次数之间的对应关系。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：在执行校准的循环次数达到所述最大循环次数且所述校准结果不满足要求时，向与所述存储器耦接的存储器控制器反馈用于表明校准失败的第一标识。5.根据权利要求4所述的方法，其特征在于，所述方法还包括：在达到下一校准周期时，接收所述存储器控制器在接收到所述第一标识后发送的长ZQ校准命令；在接收到所述长ZQ校准命令时，对所述存储器的接口阻抗进行长ZQ校准；其中，所述校准周期为相邻两个所述存储器控制器向所述存储器发送的所述短ZQ校准命令的时间间隔。6.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述校准结果满足要求后，向与所述存储器耦接的存储器控制器反馈用于表明校准成功的第二标识；其中，所述第二标识用于使所述存储器控制器将发送所述短ZQ校准命令的校准周期增大。7.根据权利要求5所述的方法，其特征在于，在对所述存储器的接口阻抗进行长ZQ校准之后，所述方法还包括：继续按照所述校准周期...

【专利技术属性】
技术研发人员：魏德波，张黄鹏，张思敏，何旺，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：