集成电路装置制造方法及图纸

一种集成电路装置，包括：衬底；外围布线电路，其包括旁路通孔并且设置在衬底上；外围电路，其包括围绕外围布线电路的至少一部分的层间绝缘层；以及存储器单元阵列，其设置在外围电路上并且与外围电路重叠。存储器单元阵列包括基底衬底、设置在基底衬底上的多条栅极线、以及穿透多条栅极线的多个沟道。集成电路装置还包括插入在外围电路与存储器单元阵列之间的阻挡层。阻挡层包括从阻挡层的顶表面穿透到下表面的旁路孔。旁路通孔设置在旁路孔中。旁路通孔设置在旁路孔中。旁路通孔设置在旁路孔中。

【技术实现步骤摘要】
集成电路装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年5月26日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0067893的优先权，该申请的公开内容以引用方式全部并入本文中。


[0003]本专利技术构思涉及一种存储器装置，更具体地，涉及一种集成电路装置。

技术介绍

[0004]诸如个人计算机、膝上型计算机、平板计算机、移动电话等的通信装置越来越能够执行多种功能，并且随之而来存在具有高容量并且高度集成的诸如存储器装置的集成电路装置的需要。然而，随着集成电路装置的存储器单元尺寸减小以便于适应与通信装置集成的需求，包括在集成电路装置中的用于操作和电连接的操作电路和布线结构的复杂性正在提高。

技术实现思路

[0005]本专利技术构思提供了一种具有具备高集成度的结构可靠性和优异的电特性的集成电路装置。在一些实施例中，根据本专利技术构思的实施例的集成电路装置包括包含外围上单元(COP)结构的非易失性存储器装置。
[0006]根据本专利技术构思的实施例，一种集成电路装置包括：衬底；外围布线电路，其包括旁路通孔并且设置在衬底上；外围电路，其包括围绕外围布线电路的至少一部分的层间绝缘层；以及存储器单元阵列，其设置在外围电路上并且与外围电路重叠。存储器单元阵列包括基底衬底、设置在基底衬底上的多条栅极线、以及穿透多条栅极线的多个沟道。该集成电路装置还包括插入在外围电路与存储器单元阵列之间的阻挡层。阻挡层包括从阻挡层的顶表面穿透到阻挡层的下表面的旁路孔。旁路通孔设置在旁路孔中。阻挡层的至少一部分和基底衬底的至少一部分中的每一个包括顺序地堆叠的导电材料层、绝缘材料层、半导体材料层、包括氧化物/氮化物/氧化物(ONO)层的绝缘材料层、以及半导体材料层。
[0007]根据本专利技术构思的实施例，一种集成电路装置包括：衬底；外围布线电路，其包括外围电路接触件、外围电路布线层和旁路通孔，并且设置在衬底上；外围电路，其包括围绕外围电路接触件和外围电路布线层的层间绝缘层；以及存储器单元阵列，其设置在外围电路上并且与外围电路重叠。存储器单元阵列包括衬底层、布置在衬底层上的多条栅极线、以及穿透多条栅极线的多个沟道。集成电路装置还包括插入在外围电路与存储器单元阵列之间的阻挡层。阻挡层包括覆盖层间绝缘层的第一阻挡层和覆盖第一阻挡层的第二阻挡层。阻挡层还包括暴露出外围电路布线层的至少一部分的旁路孔。旁路通孔设置在旁路孔中。集成电路装置还包括插入在第一阻挡层与旁路通孔之间的覆盖层。
[0008]根据本专利技术构思的实施例，一种集成电路装置包括：外围电路晶体管，其设置在衬底上；外围布线电路，其包括外围电路接触件、外围电路布线层和旁路通孔，并且电连接到
外围电路晶体管；外围电路，其包括围绕外围电路接触件和外围电路布线层的至少一部分的层间绝缘层；存储器单元阵列，其设置在外围电路上并且与外围电路重叠；基底衬底，其包括顺序地堆叠的衬底层、下基底层和上基底层；多条栅极线，其布置在上基底层上；多个沟道，其设置在穿透多条栅极线的多个沟道孔中；以及阻挡层，其插入在外围电路与存储器单元阵列之间。阻挡层包括覆盖层间绝缘层的第一阻挡层和覆盖第一阻挡层的第二阻挡层。阻挡层还包括暴露出外围电路布线层的至少一部分的旁路孔。包括与基底层的材料相同的材料并且与基底层一体地形成的旁路通孔设置在旁路孔中。集成电路装置还包括：覆盖层，其插入在旁路沟道与第一阻挡层之间；基底绝缘层，其设置在穿透基底衬底和阻挡层的多个孔中；多条导电线，其布置在存储器单元阵列上；以及多个贯穿电极，其穿透存储器单元阵列和基底绝缘层以将多条导电线连接到外围布线电路。基底绝缘层设置在多个贯穿电极与阻挡层之间。
附图说明
[0009]通过参照附图详细地描述本专利技术构思的实施例，本专利技术构思的以上和其它特征将变得更加显而易见，在附图中：
[0010]图1是根据本专利技术构思的实施例的集成电路装置的框图；
[0011]图2是根据本专利技术构思的实施例的集成电路装置的示意性透视图；
[0012]图3是根据本专利技术构思的实施例的集成电路装置的存储器单元阵列的等效电路图；
[0013]图4A至图4C是根据本专利技术构思的实施例的集成电路装置的截面图；
[0014]图5A至图6C是图4A的集成电路装置的贯穿电极区域的平面图；
[0015]图7A和图7B是根据本专利技术构思的实施例的集成电路装置的截面图；
[0016]图8A和图8B是根据本专利技术构思的实施例的集成电路装置的截面图；
[0017]图9A和图9B是根据本专利技术构思的实施例的集成电路装置的截面图；
[0018]图10A至图10F是示出制造图4A的集成电路装置的工艺的截面图；
[0019]图11A和图11B是示出了制造图7A的集成电路装置的工艺的截面图；
[0020]图12A和图12B是示出了制造图8A的集成电路装置的工艺的截面图；
[0021]图13和图14是根据本专利技术构思的实施例的集成电路装置的截面图；
[0022]图15是根据本专利技术构思的实施例的包括集成电路装置的电子系统的示意图；
[0023]图16是根据本专利技术构思的实施例的包括集成电路装置的电子系统的透视图；以及
[0024]图17是根据本专利技术构思的实施例的半导体封装件的截面图。
具体实施方式
[0025]在下文中将参照附图更全面地描述本专利技术构思的实施例。在所有附图中，同样的附图标记可以表示同样的元件。
[0026]将理解，当元件或层被称为在另一元件或层“之上”、“上方”、“上”、“下方”、“下”、“之下”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在所述另一元件或层之上、上方、上、下方、下、之下、连接到或耦接到所述另一元件或层，或者可以存在中间元件或层。
[0027]将理解，尽管可以在本文使用术语“第一”、“第二”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应当受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，在不脱离实施例的教导的情况下，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。
[0028]如本文所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个(种、者)”和“该(所述)”旨在包括复数形式。
[0029]图1是根据本专利技术构思的实施例的集成电路装置10的框图。
[0030]参照图1，集成电路装置10可以包括存储器单元阵列20和外围电路30。存储器单元阵列20包括多个存储器单元块BLK1、BLK2、
…
、BLKn。多个存储器单元块BLK1、BLK2、
…
、BLKn中的每一个可包括多个存储器单元。多个存储器单元块BLK1、BLK2、
…
、BLKn可以通过一条或多条位线BL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，包括：衬底；外围布线电路，其包括旁路通孔并设置在所述衬底上；外围电路，其包括围绕所述外围布线电路的至少一部分的层间绝缘层；存储器单元阵列，其设置在所述外围电路上并且与所述外围电路重叠，并且包括基底衬底、设置在所述基底衬底上的多条栅极线、以及穿透所述多条栅极线的多个沟道；以及阻挡层，其插入在所述外围电路与所述存储器单元阵列之间，并且包括从所述阻挡层的顶表面穿透到所述阻挡层的下表面的旁路孔，其中，所述旁路通孔设置在所述旁路孔中；其中，所述阻挡层的至少一部分和所述基底衬底的至少一部分中的每一个包括顺序地堆叠的导电材料层、绝缘材料层、半导体材料层、包括氧化物/氮化物/氧化物层的绝缘材料层、以及半导体材料层。2.根据权利要求1所述的集成电路装置，还包括：多条导电线，其中，所述存储器单元阵列设置在所述多条导电线与所述阻挡层之间；基底绝缘层，其设置在穿透所述基底衬底和所述阻挡层的多个孔中；以及多个贯穿电极，其穿透所述存储器单元阵列和所述基底绝缘层，将所述多条导电线连接到所述外围布线电路，其中，所述基底绝缘层插入在所述多个贯穿电极与所述阻挡层之间。3.根据权利要求2所述的集成电路装置，其中：所述多个孔包括多个单孔和至少一个扩展孔；所述多个贯穿电极中的一个贯穿电极设置在所述多个单孔中的每个单孔中；并且所述多个贯穿电极中的至少两个贯穿电极布置在所述至少一个扩展孔中。4.根据权利要求3所述的集成电路装置，其中，所述多个贯穿电极中的布置在所述多个单孔中的贯穿电极之间的分离距离大于所述多个贯穿电极中的布置在所述至少一个扩展孔中的所述至少两个贯穿电极之间的分离距离。5.根据权利要求2所述的集成电路装置，其中，所述多个孔中的每个孔具有圆形形状、椭圆形形状、矩形形状或具有圆角的矩形形状的截面。6.根据权利要求1所述的集成电路装置，其中：所述外围电路还包括设置在所述衬底上的天线二极管；并且所述旁路通孔电连接到所述天线二极管。7.根据权利要求1所述的集成电路装置，其中：所述旁路通孔与所述基底衬底的至少一部分成一体；所述阻挡层的一部分包括与所述基底衬底的至少一部分的材料相同的材料；并且所述集成电路装置还包括覆盖层，所述覆盖层包括氮化物、氧化物、包括金属的氮化物或金属硅化物，并且覆盖所述阻挡层的至少一部分，所述覆盖层插入在所述阻挡层的至少一部分与所述旁路通孔之间。8.根据权利要求7所述的集成电路装置，其中，所述阻挡层包括：第一阻挡层，其覆盖所述层间绝缘层并且包括导电材料层；以及第二阻挡层，其覆盖所述第一阻挡层并且包括绝缘材料层。9.根据权利要求8所述的集成电路装置，其中，所述覆盖层插入在所述第一阻挡层与所
述旁路通孔之间，并且所述覆盖层在所述第二阻挡层与所述旁路通孔之间被省略。10.根据权利要求7所述的集成电路装置，其中，所述覆盖层覆盖所述阻挡层的顶表面并且接触所述旁路通孔的侧表面和底表面。11.根据权利要求1所述的集成电路装置，其中，所述旁路通孔包括金属氮化物、金属或它们的组合。12.一种集成电路装置，包括：衬底；外围布线电路，其包括外围电路接触件、外围电路布线层和旁路通孔，并且设置...

【专利技术属性】
技术研发人员：金俊亨，朴昞坤，李昇珉，金江旻，严泰敏，俞炳瓘，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：