锗硅异质结晶体管的制造方法技术

本发明专利技术提供一种锗硅异质结晶体管的制造方法，提供衬底，衬底上形成有STI以定义出有源区，在衬底上形成第一电介质层，在第一电介质层上形成第一多晶硅层，在第一多晶硅层上形成第二电介质层，之后通过光刻、刻蚀去除部分第二电介质层和第一多晶硅层，以形成位于有源区上的第一叠层；在第一电介质层、叠层上形成第三电介质层，打开STI与叠层间的第三电介质层，使得其下方的第一电介质层裸露，之后刻蚀去除裸露的第一电介质层，用以形成第一凹槽；在第一凹槽的底部形成第一外延层，在第一外延层、第三电介质层上形成第四电介质层。本发明专利技术的方法只通过自下而上方向的外延即可将SiGe层与栅极层连接起来。栅极层连接起来。栅极层连接起来。

【技术实现步骤摘要】
锗硅异质结晶体管的制造方法


[0001]本专利技术涉及半导体
，特别是涉及一种锗硅异质结晶体管的制造方法。

技术介绍

[0002]现代移动通信技术和微波通信技术的迅猛发展，使得通讯市场对低成本、高性能的射频/微波器件的需求日益强烈。传统的硅(Si)材料器件虽然具有低成本、工艺成熟等优点，但其工作频率不高。SiGe(锗硅外延层)器件因具有功耗低、特征频率高、与成熟的Si工艺兼容等优点而备受关注。
[0003]现有技术中性能较高的量产SiGe HBT(锗硅异质结晶体管)器件结构是基于双层多晶硅自对准工艺(DPSA)制造的。这种结构的器件对SiGe外延技术的要求很高，其技术难点是基区SiGe层选择性外延与外基区Poly(栅极)层的连接问题。请参阅图1，该类结构的连接区域在SiGe外延时存在两种方向相反的外延，即如
①
处所示的自下而上的外延以及如
②
处所示的自上而下的外延。这两种方向相反的外延使得基区与外基区的连接问题更为复杂。
[0004]为解决上述问题，需要提出一种新型的锗硅异质结晶体管的制造方法。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种锗硅异质结晶体管的制造方法，用于解决现有技术中锗硅异质结晶体管基区外延层选择性外延与外基区栅极层的连接的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种锗硅异质结晶体管的制造方法，包括：
[0007]步骤一、提供衬底，所述衬底上形成有STI以定义出有源区，在所述衬底上形成第一电介质层，在所述第一电介质层上形成第一多晶硅层，在所述第一多晶硅层上形成第二电介质层，之后通过光刻、刻蚀去除部分所述第二电介质层和所述第一多晶硅层，以形成位于所述有源区上的第一叠层；
[0008]步骤二、在所述第一电介质层、所述叠层上形成第三电介质层，打开所述STI与所述叠层间的所述第三电介质层，使得其下方的所述第一电介质层裸露，之后刻蚀去除裸露的所述第一电介质层，用以形成第一凹槽；
[0009]步骤三、在所述第一凹槽的底部形成第一外延层，在所述第一外延层、所述第三电介质层上形成第四电介质层，之后刻蚀去除所述第一多晶硅层上方的第二电介质层、所述第三电介质层和所述第四电介质层；
[0010]步骤四、在所述第四电介质层上形成第五电介质层，之后去除所述第一多晶硅层以及所述第一多晶硅层下方的所述第一电介质层，用以形成倒T形的第二凹槽；
[0011]步骤五、在所述第二凹槽的底部形成第二外延层，在所述第二外延层上形成填充剩余所述第二凹槽的第二多晶硅层以及位于所述第二多晶硅层上的第六电介质层，之后刻
蚀部分所述第六电介质层以及其下方的所述第二多晶硅层、所述第五电介质层至所述第四电介质层的表面，用以形成第一器件结构；
[0012]步骤六、在所述第一器件结构的表面形成第七电介质层，之后光刻、刻蚀去除部分所述第七电介质层及其下方的所述第四电介质层使得所述第三电介质层裸露；
[0013]步骤七、刻蚀去除所述第四电介质层以形成第三凹槽，之后形成所述第三凹槽的第三多晶硅层；
[0014]步骤八、刻蚀去除裸露的第三电介质层，之后通过光刻、刻蚀去除部分所述第七电介质层及其下方的所述第六电介质层使得所述第二多晶硅层裸露，用以形成第二器件结构。
[0015]优选地，步骤一中的所述衬底为硅衬底。
[0016]优选地，步骤一中的所述第一电介质层的材料为二氧化硅。
[0017]优选地，步骤一中的所述第二电介质层的材料为氮化硅。
[0018]优选地，步骤二中的所述第三电介质层的材料为氮化硅。
[0019]优选地，步骤二中利用湿法刻蚀的方法刻蚀去除裸露的所述第一电介质层。
[0020]优选地，步骤三中的所述第一外延层为锗硅外延层。
[0021]优选地，步骤三中的所述第四电介质层的材料为二氧化硅。
[0022]优选地，步骤四中的所述第五电介质层的材料为氮化硅。
[0023]优选地，步骤五中的所述第二外延层为锗硅外延层。
[0024]优选地，步骤五中的所述第六电介质层的材料为氮化硅。
[0025]优选地，步骤六中的所述第七电介质层的材料为氮化硅。
[0026]优选地，步骤七中刻蚀的方法为湿法刻蚀。
[0027]如上所述，本专利技术的锗硅异质结晶体管的制造方法，具有以下有益效果：
[0028]本专利技术的方法只通过自下而上方向的外延即可将SiGe层与栅极层连接起来。
附图说明
[0029]图1显示为现有技术的锗硅异质结晶体管的制造过程中的一结构示意图；
[0030]图2显示为图1的A处放大示意图；
[0031]图3显示为本专利技术的工艺流程示意图；
[0032]图4显示为本专利技术的形成叠层示意图；
[0033]图5显示为本专利技术的形成第一外延层及其上的部分结构示意图；
[0034]图6显示为本专利技术的形成第五电介质层示意图；
[0035]图7显示为本专利技术的形成倒T形的第二凹槽示意图；
[0036]图8显示为本专利技术的形成形成第一器件结构示意图；
[0037]图9显示为本专利技术的在第一器件结构的表面形成第七电介质层，之后光刻、刻蚀去除部分第七电介质层及其下方的第四电介质层使得第三电介质层裸露示意图；
[0038]图10显示为本专利技术的形成形成第三凹槽示意图；
[0039]图11显示为本专利技术的形成填充第三凹槽的第三多晶硅层示意图；
[0040]图12显示为本专利技术的刻蚀去除裸露的第三电介质层示意图；
[0041]图13显示为本专利技术的第二器件结构示意图。
具体实施方式
[0042]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0043]请参阅图3，本专利技术提供一种锗硅异质结晶体管的制造方法，包括：
[0044]步骤一、请参阅图4，提供衬底01，衬底01上形成有STI以定义出有源区，在衬底01上形成第一电介质层02，在第一电介质层02上形成第一多晶硅层03，在第一多晶硅层03上形成第二电介质层04，之后通过光刻、刻蚀去除部分第二电介质层04和第一多晶硅层03，即在第二电介质层04上形成一层光刻胶层，通过光刻打开光刻胶层使得部分第二电介质层04裸露，以定义出第二电介质层04和第一多晶硅层03的刻蚀区域，之后刻蚀裸露的第二电介质层04和其下方第一多晶硅层03，以形成位于有源区上的第一叠层；
[0045]在本专利技术的实施方式中，步骤一中的衬底01为硅衬底。
[0046]在本专利技术的实施方式中，步骤一中的第一电介质层02的材料为二氧化硅，通常可通过化学气相沉积的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锗硅异质结晶体管的制造方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有STI以定义出有源区，在所述衬底上形成第一电介质层，在所述第一电介质层上形成第一多晶硅层，在所述第一多晶硅层上形成第二电介质层，之后通过光刻、刻蚀去除部分所述第二电介质层和所述第一多晶硅层，以形成位于所述有源区上的第一叠层；步骤二、在所述第一电介质层、所述叠层上形成第三电介质层，打开所述STI与所述叠层间的所述第三电介质层，使得其下方的所述第一电介质层裸露，之后刻蚀去除裸露的所述第一电介质层，用以形成第一凹槽；步骤三、在所述第一凹槽的底部形成第一外延层，在所述第一外延层、所述第三电介质层上形成第四电介质层，之后刻蚀去除所述第一多晶硅层上方的第二电介质层、所述第三电介质层和所述第四电介质层；步骤四、在所述第四电介质层上形成第五电介质层，之后去除所述第一多晶硅层以及所述第一多晶硅层下方的所述第一电介质层，用以形成倒T形的第二凹槽；步骤五、在所述第二凹槽的底部形成第二外延层，在所述第二外延层上形成填充剩余所述第二凹槽的第二多晶硅层以及位于所述第二多晶硅层上的第六电介质层，之后刻蚀部分所述第六电介质层以及其下方的所述第二多晶硅层、所述第五电介质层至所述第四电介质层的表面，用以形成第一器件结构；步骤六、在所述第一器件结构的表面形成第七电介质层，之后光刻、刻蚀去除部分所述第七电介质层及其下方的所述第四电介质层使得所述第三电介质层裸露；步骤七、刻蚀去除所述第四电介质层以形成第三凹槽，之后形成填充所述第三凹槽的第三多晶硅层；步骤八、刻蚀去除裸露的第三电介质层，之后通过光刻、刻蚀去除部分...

【专利技术属性】
技术研发人员：刘丙永，陈曦，黄景丰，杨继业，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：