集成电路中的导电性减少特征制造技术

一种集成电路包括来自两个不同装置的彼此极为接近的两个N阱，其中每个N阱由两个不同端偏置。所述N阱由被端偏置的P型区至少部分地围绕。所述集成电路包括导电性减少特征，所述导电性减少特征增加到一个装置与另一装置最接近的一侧上的P型区的电流路径中的电阻率。接近的一侧上的P型区的电流路径中的电阻率。接近的一侧上的P型区的电流路径中的电阻率。

【技术实现步骤摘要】
集成电路中的导电性减少特征


[0001]本专利技术大体上涉及包括ESD装置的集成电路。

技术介绍

[0002]在一些集成电路中，当极为接近的两个N阱被两个不同的焊盘偏置时，可以形成寄生NPN晶体管。在某些应用(例如，对于大于15V的电压应用)中，寄生NPN晶体管可以在ESD事件期间导致寄生NPN晶体管发生故障(例如，由于细丝形成)。

技术实现思路

[0003]提供了一种集成电路，包括：第一半导体装置，其包括：第一N型阱，其位于衬底中；第一P型区，其位于所述衬底中并且至少位于所述第一N型阱的第一横向侧上且至少部分地围绕所述第一N型阱；第二半导体装置，其特征在于作为ESD装置，所述第二半导体装置包括：第二N型阱，其位于所述衬底中，与所述第一N型阱间隔开；其中所述衬底包括与所述第一横向侧相对的所述第一N型阱的第二横向侧上的第一区域，并且所述第一区域位于所述第一N型阱的所述第一横向侧上与所述第一P型区相对应的区域中，其中第一N型阱的所述第二横向侧是最接近所述第二N型阱的横向侧；导电性减少特征，其在从第一集成电路端到所述第一区域的电流路径的至少一部分中提供比从所述第一集成电路端到位于所述第一N型阱的所述第一横向侧上的所述第一P型区的电流路径中更大的电阻率。
[0004]根据一个实施例，集成电路另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；其中所述导电性减少特征包括不具有位于所述第一区域正上方并且电连接到所述第一区域的导电偏置结构。
[0005]根据一个实施例，集成电路另外包括第二导电性减少特征，其中所述第二导电性减少特征包括所述衬底中的掺杂剂浓度减少不连续间隙，所述掺杂剂浓度减少不连续间隙在至少位于所述第一N型阱的所述第一横向侧上的所述第一P型区与位于具有到所述第一P型区的等效净P型掺杂浓度的所述第一区域中的第二P型区之间。
[0006]根据一个实施例，所述导电性减少特征包括在所述衬底中的掺杂剂浓度减少不连续间隙，所述掺杂剂浓度减少不连续间隙在至少位于所述第一N型阱的所述第一横向侧上的所述第一P型区与位于具有到所述第一P型区的等效净P型掺杂浓度的所述第一区域中的第二P型区之间。
[0007]根据一个实施例，集成电路另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；第二导电偏置结构，其位于所述第一区域正上方并且电连接到所述第一区域，从所述第一集成电路端到所述第一区域的所述电流路径包括所述第二导电偏置结构；其中所述导电性减少特征包括位于所述第一导电偏置结构与所述第二导电偏置结构之间的导电路径中的电阻器。
[0008]根据一个实施例，所述导电性减少特征是所述第一区域具有比所述第一N型阱的所述第一横向侧上的所述第一P型区更低的净P型掺杂浓度。
[0009]根据一个实施例，所述第一N型阱被耦合成由第二集成电路端偏置，所述第二N型阱被耦合成由第三集成电路端偏置。
[0010]根据一个实施例，所述第二半导体装置包括第二P型区，所述第二P型区位于所述衬底中并且至少位于所述第二N型阱的第一横向侧上并且至少部分地围绕所述第二N型阱；所述衬底包括与所述第一横向侧相对的所述第二N型阱的第二横向侧上的第二区域，并且所述第二区域位于所述第二N型阱的所述第一横向侧上与所述第二P型区相对应的区域中，其中第二N型阱的所述第二横向侧是最接近所述第一N型阱的横向侧；所述集成电路另外包括第二导电性减少特征，所述第二导电性减少特征在从第一集成电路端到所述第二区域的电流路径的至少一部分中提供比在从所述第一集成电路端到位于所述第二N型阱的所述第一横向侧上的所述第二P型区的电流路径中更大的电阻率。
[0011]根据一个实施例，集成电路另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；第二导电偏置结构，其位于所述第二P型区正上方并且电连接到所述第二P型区，从所述第一集成电路端到所述第二P型区的所述电流路径包括所述第二导电偏置结构；其中所述导电性减少特征包括不具有位于所述第一区域正上方并且电连接到所述第一区域的导电偏置结构；其中所述第二导电性减少特征包括不具有位于所述第二区域正上方并且电连接到所述第二区域的导电偏置结构。
[0012]根据一个实施例，所述导电性减少特征包括在所述衬底中的掺杂剂浓度减少不连续间隙，所述掺杂剂浓度减少不连续间隙在至少位于所述第一N型阱的所述第一横向侧上的所述第一P型区与位于具有到所述第一P型区的等效净P型掺杂浓度的所述第一区域中的第三P型区之间；所述第二导电性减少特征包括在所述衬底中的第二掺杂剂浓度减少不连续间隙，所述第二掺杂剂浓度减少不连续间隙在至少位于所述第二N型阱的所述第一横向侧上的所述第二P型区与位于具有到所述第二P型区的等效净P型掺杂浓度的所述第二区域中的第四P型区之间。
[0013]根据一个实施例，集成电路另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；第二导电偏置结构，其位于所述第一区域正上方并且电连接到所述第一区域，从所述第一集成电路端到所述第一区域的所述电流路径包括所述第二导电偏置结构；第三导电偏置结构，其位于所述第二P型区正上方并且电连接到所述第二P型区，从所述第一集成电路端到所述第二P型区的所述电流路径包括所述第三导电偏置结构；第四导电偏置结构，其位于所述第二区域正上方并且电连接到所述第二区域，从所述第一集成电路端到所述第二区域的所述电流路径包括所述第四导电偏置结构；其中所述导电性减少特征包括位于所述第一导电偏置结构与所述第二导电偏置结构之间的导电路径中的电阻器；其中所述第二导电性减少特征包括位于所述第三导电偏置结构与所述第四导电偏置结构之间的导电路径中的第二电阻器。
[0014]根据一个实施例，所述导电性减少特征是所述第一区域具有比所述第一N型阱的所述第一横向侧上的所述第一P型区更低的净P型掺杂浓度，并且所述第二导电性减少特征
是所述第二区域具有比所述第二N型阱的所述第一横向侧上的所述第二P型区更低的净P型掺杂浓度。
[0015]根据一个实施例，还提供了一种集成电路，包括：第一半导体装置，其包括：第一N型阱，其位于衬底中；第一P型区，其位于所述衬底中，以及第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，所述第一P型区和所述第一导电偏置结构至少位于所述第一N型阱的第一横向侧上并且至少部分地围绕所述第一N型阱以在所述第一N型阱的所述第一横向侧上提供第一导电性水平；第二半导体装置，其特征在于作为ESD装置，所述第二半导体装置包括：第二N型阱，其位于所述衬底中，与所述第一N型阱间隔开；其中所述衬底包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：第一半导体装置，其包括：第一N型阱，其位于衬底中；第一P型区，其位于所述衬底中并且至少位于所述第一N型阱的第一横向侧上且至少部分地围绕所述第一N型阱；第二半导体装置，其特征在于作为ESD装置，所述第二半导体装置包括：第二N型阱，其位于所述衬底中，与所述第一N型阱间隔开；其中所述衬底包括与所述第一横向侧相对的所述第一N型阱的第二横向侧上的第一区域，并且所述第一区域位于所述第一N型阱的所述第一横向侧上与所述第一P型区相对应的区域中，其中第一N型阱的所述第二横向侧是最接近所述第二N型阱的横向侧；导电性减少特征，其在从第一集成电路端到所述第一区域的电流路径的至少一部分中提供比从所述第一集成电路端到位于所述第一N型阱的所述第一横向侧上的所述第一P型区的电流路径中更大的电阻率。2.根据权利要求1所述的集成电路，其特征在于，另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；其中所述导电性减少特征包括不具有位于所述第一区域正上方并且电连接到所述第一区域的导电偏置结构。3.根据权利要求2所述的集成电路，其特征在于，另外包括第二导电性减少特征，其中所述第二导电性减少特征包括所述衬底中的掺杂剂浓度减少不连续间隙，所述掺杂剂浓度减少不连续间隙在至少位于所述第一N型阱的所述第一横向侧上的所述第一P型区与位于具有到所述第一P型区的等效净P型掺杂浓度的所述第一区域中的第二P型区之间。4.根据权利要求1所述的集成电路，其特征在于，所述导电性减少特征包括在所述衬底中的掺杂剂浓度减少不连续间隙，所述掺杂剂浓度减少不连续间隙在至少位于所述第一N型阱的所述第一横向侧上的所述第一P型区与位于具有到所述第一P型区的等效净P型掺杂浓度的所述第一区域中的第二P型区之间。5.根据权利要求1所述的集成电路，其特征在于，另外包括：第一导电偏置结构，其位于所述第一P型区正上方并且电连接到所述第一P型区，从所述第一集成电路端到所述第一P型区的所述电流路径包括所述第一导电偏置结构；第二导电偏置结构，其位于所述第一区域正上方并且电连接到所述第一区域，从所述第一集成电路端到所述第一区域的所述电流路径包括所述第二导电偏置结构；其中所述导电性减少特征包括位于所述第一导电偏置结构与所述第二导电偏置结构之间的导电路径中的电阻器。6.根据权利要求1所述的集成电路，其特征在于，所述导电性减少特征是所述第一区域具有比所述第一N型阱的所述第一横向侧上的所述第一P型区更低的净P型掺杂浓度。7.根据...

【专利技术属性】
技术研发人员：吉多，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：