交错式半导体电容阵列布局制造技术

一种交错式半导体电容阵列布局，包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向第一导电条；该第二导电结构包含多个纵向第二导电条与多个横向第二导电条。该多个纵向第一导电条与该多个纵向第二导电条交替地设置于一第一集成电路层；该多个横向第一导电条与该多个横向第二导电条交替地设置于一第二集成电路层。该多个横向第一导电条经由通孔耦接该多个纵向第一导电条；该多个横向第二导电条经由通孔耦接该多个纵向第二导电条。接该多个纵向第二导电条。接该多个纵向第二导电条。

【技术实现步骤摘要】
交错式半导体电容阵列布局


[0001]本专利技术是关于半导体电容阵列布局，尤其是关于交错式半导体电容阵列布局。

技术介绍

[0002]一般的半导体集成电路通常为多层结构，一传统的半导体电容阵列通常位于该多层结构的一单一金属层中，该半导体电容阵列通常包含平行的多排电容单元包括相邻的一第一排电容单元与一第二排电容单元。为了避免该第一排电容单元的上极板(下极板)与该第二排电容单元之下极板(上极板)的走线共同地形成寄生电容而使得电容值不精准(其中该第一排电容单元的上极板(下极板)与该走线平行，故它们相对应的面积较大)，该第一排电容单元与该第二排电容单元之间的间距要拉大，但这会浪费电路面积。
[0003]另外，某些半导体电容阵列的电容单元的设计如图1a所示，其中上极板110为一U形结构(包含纵向结构与横向结构)，下极板120为一条形结构。相较于一般成熟制程，在某些先进制程(例如：鳍式场效电晶体(FinFET)制程)中，该U形结构之横向部分的宽度“W”与纵向部分的长度“L”的比例(W/L)会较大，以符合该先进制程的规范，如图1b所示。由于一半导体电容阵列通常包含大量的电容单元，若该多个电容单元之U形结构的比例(W/L)均放大，整体而言该半导体电容阵列会耗用大量额外的电路面积。请注意，图1a至图1b是用来示出该U形结构的比例变化，而非该U形结构的实际大小。

技术实现思路

[0004]本公开的目的之一在于提供一种交错式半导体电容阵列布局，以避免先前技术的问题。
[0005]本公开之交错式半导体电容阵列布局的一第一实施例包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向第一导电条。该第二导电结构包含多个纵向第二导电条与多个横向第二导电条。
[0006]在该第一实施例中，该多个纵向第一导电条位于一第一集成电路层，包含一第一组纵向第一导电条与一第二组纵向第一导电条。该第一组纵向第一导电条位于该第一集成电路层的一第一布局区域内，该第二组纵向第一导电条位于该第一集成电路层的一第二布局区域内，该第一布局区域邻接该第二布局区域。该第一组纵向第一导电条与该第二组纵向第一导电条的每一组包含M个纵向第一导电条，该M个纵向第一导电条形成(M
‑
1)个间隙，该第一组纵向第一导电条与该第二组纵向第一导电条共包含2M个纵向第一导电条，该M为大于一的整数。该多个横向第一导电条位于一第二集成电路层，包含N个横向第一导电条。该N个横向第一导电条的一第一部分位于该第一布局区域的一第一垂直投影区域内；该N个横向第一导电条的一第二部分位于该第二布局区域的一第二垂直投影区域内；该第一垂直投影区域与该第二垂直投影区域均位于该第二集成电路层内。该N个横向第一导电条形成(N
‑
1)个间隙。该N个横向第一导电条经由多个第一通孔(via)耦接该2M个纵向第一导电条，该N为大于一的整数。
[0007]在该第一实施例中，该多个纵向第二导电条位于该第一集成电路层，包含一第一组纵向第二导电条与一第二组纵向第二导电条。该第一组纵向第二导电条与该第二组纵向第二导电条的每一组包含(M
‑
1)个纵向第二导电条。该第一组纵向第二导电条的(M
‑
1)个纵向第二导电条分别位于该第一组纵向第一导电条所形成的(M
‑
1)个间隙间，且与该第一组纵向第一导电条在电性上隔绝。该第二组纵向第二导电条的(M
‑
1)个纵向第二导电条分别位于该第二组纵向第一导电条所形成的(M
‑
1)个间隙间，且与该第二组纵向第一导电条在电性上隔绝。该多个横向第二导电条位于该第二集成电路层，包含一第一组横向第二导电条与一第二组横向第二导电条。该第一组横向第二导电条与该第二组横向第二导电条的每一组包含(N
‑
1)个横向第二导电条，且与该多个横向第一导电条在电性上隔绝。该第一组横向第二导电条的(N
‑
1)个横向第二导电条位于该第一垂直投影区域内，且分别位于该N个横向第一导电条所形成的(N
‑
1)个间隙间，并经由多个第二通孔耦接该第一组纵向第二导电条的(M
‑
1)个纵向第二导电条。该第二组横向第二导电条的(N
‑
1)个横向第二导电条位于该第二垂直投影区域内，且分别位于该N个横向第一导电条所形成的(N
‑
1)个间隙间，并经由多个第三通孔耦接该第二组纵向第二导电条的(M
‑
1)个纵向第二导电条。
[0008]本公开之交错式半导体电容阵列布局的一第二实施例包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向第一导电条。该第二导电结构包含多个纵向第二导电条与多个横向第二导电条。该多个纵向第一导电条与该多个纵向第二导电条交替地(alternately)设置于一第一集成电路层。该多个横向第一导电条与该多个横向第二导电条交替地设置于一第二集成电路层。该多个横向第一导电条经由多个第一通孔耦接该多个纵向第一导电条。该多个横向第二导电条经由多个第二通孔耦接该多个纵向第二导电条。
[0009]有关本专利技术的特征、实作与功效，兹配合图式作优选实施例详细说明如下。
附图说明
[0010][图1a]示出先前技术之一电容单元的设计；
[0011][图1b]示出图1a之电容单元的设计的变形以符合先进制程的规范；
[0012][图2]示出本专利技术之交错式半导体电容阵列布局的一实施例；以及
[0013][图3]示出本专利技术之交错式半导体电容阵列布局的另一实施例。
具体实施方式
[0014]本公开之交错式半导体电容阵列布局除能减少先前技术之寄生电容问题，也能避免先前技术之U形结构在先进制程下所带来的问题。
[0015]图2示出本公开之交错式半导体电容阵列布局的一实施例。图2的交错式半导体电容阵列布局200包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条(亦即：图2中带斜线的纵向长条212及带反斜线的纵向长条222)与多个横向第一导电条(亦即：图2中灰色的横向长条216)。该第二导电结构包含多个纵向第二导电条(亦即：图2中带网点的纵向长条214与带网格的纵向长条224)与多个横向第二导电条(亦即：图2中白色的横向长条218与白色的横向长条228)。
[0016]本实施例中，交错式半导体电容阵列布局200包含于一集成电路结构中，该集成电
路结构包含一基底(substrate)以及位于该基底之上的多个集成电路层，该第一导电结构作为一上极板，该第二导电结构作为一下极板，然而在实施为可能的前提下，该第一导电结构与该第二导电结构可分别作为一下极板与一上极板。值得注意的是，该多个纵向第一/第二导电条在一第一方向(亦即：纵向)上相互平行，该多个横向第一/第二导电条在一第二方向上(亦即：横向)相互平行，该第一方向与该第二方向相互垂直；然此并非本专利技术的实施限制。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交错式半导体电容阵列布局，包含：一第一导电结构，包含：多个纵向第一导电条，位于一第一集成电路层，该多个纵向第一导电条包含一第一组纵向第一导电条与一第二组纵向第一导电条，该第一组纵向第一导电条位于一该第一集成电路层的一第一布局区域内，该第二组纵向第一导电条位于该第一集成电路层的一第二布局区域内，该第一布局区域邻接该第二布局区域，该第一组纵向第一导电条与该第二组纵向第一导电条的每一组包含M个纵向第一导电条，该M个纵向第一导电条形成M
‑
1个间隙，该第一组纵向第一导电条与该第二组纵向第一导电条共包含2M个纵向第一导电条，该M为大于一的整数；以及多个横向第一导电条，位于一第二集成电路层，该多个横向第一导电条包含N个横向第一导电条，该N个横向第一导电条的一第一部分位于该第一布局区域的一第一垂直投影区域内，该N个横向第一导电条的一第二部分位于该第二布局区域的一第二垂直投影区域内，该第一垂直投影区域与该第二垂直投影区域均位于该第二集成电路层内，该N个横向第一导电条形成N
‑
1个间隙，该N个横向第一导电条经由多个第一通孔耦接该2M个纵向第一导电条，该N为大于一的整数；以及一第二导电结构，包含：多个纵向第二导电条，位于该第一集成电路层，该多个纵向第二导电条包含一第一组纵向第二导电条与一第二组纵向第二导电条，该第一组纵向第二导电条与该第二组纵向第二导电条的每一组包含M
‑
1个纵向第二导电条，该第一组纵向第二导电条的该M
‑
1个纵向第二导电条分别位于该第一组纵向第一导电条所形成的该M
‑
1个间隙间，且与该第一组纵向第一导电条在电性上隔绝，该第二组纵向第二导电条的该M
‑
1个纵向第二导电条分别位于该第二组纵向第一导电条所形成的该M
‑
1个间隙间，且与该第二组纵向第一导电条在电性上隔绝；以及多个横向第二导电条，位于该第二集成电路层，该多个横向第二导电条包含一第一组横向第二导电条与一第二组横向第二导电条，该第一组横向第二导电条与该第二组横向第二导电条的每一组包含N
‑
1个横向第二导电条，且与该多个横向第一导电条在电性上隔绝，该第一组横向第二导电条的该N
‑
1个横向第二导电条位于该第一垂直投影区域内，且分别位于该N个横向第一导电条所形成的该N
‑
1个间隙间，并经由多个第二通孔耦接该第一组纵向第二导电条的该M
‑
1个纵向第二导电条，该第二组横向第二导电条的该N
‑
1个横向第二导电...

【专利技术属性】
技术研发人员：黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：