半导体器件的形成方法技术

本发明专利技术提供一种半导体器件的形成方法，包括：提供一衬底，所述衬底上形成金属栅极，所述金属栅极两侧的衬底中形成有源极和漏极；形成介质层，所述介质层覆盖所述衬底和所述金属栅极；执行干法刻蚀工艺，在所述金属栅极上方形成第一接触孔，并在所述源极和漏极上方形成第二接触孔，所述第一接触孔暴露所述金属栅极的顶面，所述第二接触孔暴露所述源极和漏极；其中，在所述源极和漏极上方形成第二接触孔之前，在所述金属栅极的顶面形成保护层。通过在金属栅极上形成一层保护层，让金属栅极表面的硬度增加，从而能够解决接触孔刻蚀工艺中由于金属栅极上的接触孔与源极/漏极上的接触孔深度不同对金属栅极表面产生的刻蚀损伤的问题。度不同对金属栅极表面产生的刻蚀损伤的问题。度不同对金属栅极表面产生的刻蚀损伤的问题。

【技术实现步骤摘要】
半导体器件的形成方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件的形成方法。

技术介绍

[0002]目前，对于互补金属氧化物半导体(CMOS)器件的制作，通常采用高介电常数绝缘层金属栅（HKMG, high
‑
k metal
‑
gate）工艺，采用氮化钛层制作高阻器件，并需要制作接触孔来实现半导体器件与金属布线层的电连接。现有技术中一般通过同一道干法刻蚀工艺在金属栅极、源极/漏极和氮化钛层处制作接触孔，由于金属栅极和氮化钛层上方的接触孔的深度小于源极/漏极上方的接触孔的深度，金属栅极和氮化钛层会提早接触到离子，在之后的刻蚀过程金属栅极的表面会被离子较多地轰击，导致金属表面损伤，在后续接触孔内的金属表面沉积薄膜时，薄膜的均匀度会产生异常，金属表面的含氟气体离子也会扩散到金属表面的薄膜上，氟离子扩散也会造成金属栅极电性异常。以及，因为金属栅极、氮化钛层和源极/漏极上方接触孔的深度不同，在最早接触到的刻蚀离子的氮化钛层接触点会因腔体内部阻抗改变而出现过蚀刻刻蚀现象, 当刻蚀太深会造成跟下方设计的功能电路导通，达不到工艺需要的阻值规格。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体器件的形成方法，以解决金属栅极表面刻蚀损伤的问题。
[0004]本专利技术的另一目的在于，避免接触孔刻蚀过程中氮化钛层过刻蚀。
[0005]为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供一衬底，所述衬底上形成金属栅极，所述金属栅极两侧的衬底中形成有源极和漏极；形成介质层，所述介质层覆盖所述衬底和所述金属栅极；执行干法刻蚀工艺，在所述金属栅极上方形成第一接触孔，并在所述源极和漏极上方形成第二接触孔，所述第一接触孔暴露所述金属栅极的顶面，所述第二接触孔暴露所述源极和漏极；其中，在所述源极和漏极上方形成第二接触孔之前，在所述金属栅极的顶面形成保护层。
[0006]可选的，所述金属栅极的材质为铝，所述保护层为氧化铝或者氮化铝。
[0007]可选的，所述保护层采用等离子体氧化工艺或者等离子体氮化工艺形成。
[0008]可选的，所述介质层包括第一介质层和第二介质层；执行干法刻蚀工艺在所述金属栅极上方形成第一接触孔的同时，在所述源极和漏极上方形成第四接触孔，所述第一接触孔贯穿所述第二介质层并暴露所述金属栅极的顶面，所述第四接触孔贯穿所述第二介质层并暴露所述第一介质层的顶面；继续执行干法刻蚀工艺，自所述第四接触孔向下刻蚀形成所述第二接触孔，所述
第二接触孔贯穿所述第二介质层和所述第一介质层。
[0009]可选的，形成所述金属栅极之后、形成所述第一接触孔之前，包括：形成所述第一介质层，所述第一介质层覆盖所述金属栅极和所述衬底；执行化学机械研磨工艺以去除所述金属栅极上方的所述第一介质层；在所述金属栅极的顶面形成所述保护层；形成所述第二介质层，所述第二介质层覆盖所述第一介质层和所述保护层。
[0010]可选的，形成所述金属栅极之后、形成所述第一接触孔之前，包括：形成所述第一介质层，所述第一介质层覆盖所述金属栅极和所述衬底；执行化学机械研磨工艺去除所述金属栅极上方的所述第一介质层；形成所述第二介质层，所述第二介质层覆盖所述第一介质层和所述金属栅极的顶面。
[0011]可选的，形成所述第一接触孔之后、形成所述第二接触孔之前，在所述金属栅极的顶面形成保护层。
[0012]可选的，所述第二介质层上形成有第三介质层，所述第二介质层和第三介质层之间形成有氮化钛层和刻蚀阻挡层，所述刻蚀阻挡层覆盖所述氮化钛层；执行干法刻蚀工艺在所述金属栅极上方形成所述第一接触孔的同时，在所述氮化钛层上方形成第三接触孔，所述第三接触孔贯穿所述第三介质层并暴露所述刻蚀阻挡层。
[0013]可选的，所述刻蚀阻挡层为氮化硅。
[0014]可选的，执行干法刻蚀工艺在所述金属栅极上方形成所述第一接触孔时，所述刻蚀阻挡层与所述第二介质层的刻蚀速率不同，调整所述刻蚀阻挡层、所述第二介质层以及所述第一介质层的刻蚀速率，以使所述第三接触孔和所述第二接触孔同时分别到达所述氮化钛层、所述源极和所述漏极。
[0015]在本专利技术提供的半导体器件的形成方法中，在金属栅极上形成一层保护层，让金属栅极表面的硬度增加，从而解决接触孔刻蚀工艺中由于金属栅极上的接触孔与源极/漏极上的接触孔深度不同对金属栅极表面产生的刻蚀损伤的问题。进一步的，在氮化钛层上形成刻蚀阻挡层，通过调整刻蚀选择比以使刻蚀离子尽可能同时到达不同位置的接触孔的底部。
附图说明
[0016]图1是本专利技术实施例的半导体器件的形成方法流程图。
[0017]图2是本专利技术实施例的形成金属栅极后的结构示意图。
[0018]图3是本专利技术另一实施例的金属栅极上形成保护层的结构示意图。
[0019]图4是本专利技术实施例的形成图形化的第一光刻胶层后的结构示意图。
[0020]图5是本专利技术实施例的形成氮化钛层和刻蚀停止层后的结构示意图。
[0021]图6是本专利技术实施例的形成第三介质层后的结构示意图。
[0022]图7是本专利技术实施例的形成图形化的第二光刻胶层后的结构示意图。
[0023]图8是本专利技术实施例的接触孔到达金属栅极顶面的结构示意图。
[0024]图9是本专利技术实施例的金属栅极上形成保护层的结构示意图。
[0025]图10是本专利技术实施例的形成第一接触孔、第三接触孔和第二接触孔的结构示意
图。
[0026]图中，10
‑
衬底；10a
‑
PMOS区域；10b
‑
NMOS区域；11
‑
沟槽隔离结构；101
‑
源极/漏极；12
‑
栅极结构；121
‑
高介电常数栅极绝缘层；122
‑
金属栅极；123
‑
侧墙；13
‑
保护层；14
‑
第一介质层；15
‑
第二介质层；16
‑
氮化钛层；16a
‑
第一底部抗反射涂层；16b
‑
图形化的第一光刻胶层；16c
‑
氮化钛材料层；17
‑
刻蚀停止层；17a
‑
刻蚀停止材料层； 18
‑
第三介质层；19
‑
图形化的第二光刻胶层；19a
‑
第二底部抗反射涂层；21
‑
第一接触孔；22
‑
第二接触孔；23
‑
第三接触孔；24
‑
第四接触孔。
具体实施方式
[0027]以下结合附图和具体实施例对本专利技术提出的一种半导体器件的形成方法作详细说明。根据下面说明，本专利技术的优点将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以实现方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供一衬底，所述衬底上形成金属栅极，所述金属栅极两侧的衬底中形成有源极和漏极；形成介质层，所述介质层覆盖所述衬底和所述金属栅极；执行干法刻蚀工艺，在所述金属栅极上方形成第一接触孔，并在所述源极和漏极上方形成第二接触孔，所述第一接触孔暴露所述金属栅极的顶面，所述第二接触孔暴露所述源极和漏极；其中，在所述源极和漏极上方形成第二接触孔之前，在所述金属栅极的顶面形成保护层。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属栅极的材质为铝，所述保护层为氧化铝或者氮化铝。3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层采用等离子体氧化工艺或者等离子体氮化工艺形成。4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层包括第一介质层和第二介质层；执行干法刻蚀工艺在所述金属栅极上方形成第一接触孔的同时，在所述源极和漏极上方形成第四接触孔，所述第一接触孔贯穿所述第二介质层并暴露所述金属栅极的顶面，所述第四接触孔贯穿所述第二介质层并暴露所述第一介质层的顶面；继续执行干法刻蚀工艺，自所述第四接触孔向下刻蚀形成所述第二接触孔，所述第二接触孔贯穿所述第二介质层和所述第一介质层。5.如权利要求4所述的半导体器件的形成方法，其特征在于，形成所述金属栅极之后、形成所述第一接触孔之前，包括：形成所述第一介质层，所述第一介质层覆盖所述金属栅极和所述衬底；执行化学机械研磨工艺以去除所述金属栅极上方的所述第一介质...

【专利技术属性】
技术研发人员：林成芝，吴启明，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：