阻变存储器及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种阻变存储器及其制造方法和电子装置，包括金属连线层、介质层、阻变层和上电极；介质层设置在金属连线层的顶端；在介质层中开设有下电极通孔，下电极通孔的底部与金属连线层连接；在下电极通孔内设置有下电极；阻变层的形状为台阶形状，台阶状形状的阻变层的底部设置在下电极的顶部，台阶状形状的阻变层的底端的端部设置在介质层的顶部；上电极的底端与阻变层的顶端连接。利用本发明专利技术能够解决现有的阻变存储器存在漏电大、导电细丝不集中以及波动较大等问题。集中以及波动较大等问题。集中以及波动较大等问题。

【技术实现步骤摘要】
阻变存储器及其制造方法和电子装置


[0001]本专利技术涉及半导体器件
，更为具体地，涉及一种阻变存储器及其制造方法和电子装置。

技术介绍

[0002]现有的RRAM(阻变随机存储器)结构多为金属注射成型(MIM，Metal Injection Moulding)结构，上下电极均为金属平板，传统的制作工艺一般为：下电极金属层沉积，然后经过光刻/刻蚀/清洗等步骤对下电极金属层进行图案化，随后沉积阻变层及上电极金属层，然后进行上电极掩膜及蚀刻形成RRAM器件。
[0003]如果下电极(BE)的面积越大，RARAM的漏电也越大，现工艺的BE的存储固件(W)的容量(CD)被上电极光刻和蚀刻工艺能力所限制，CD较大，导致RRAM Cell细丝不集中，波动较大。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的是提供一种阻变存储器及其制造方法和电子装置，以解决目前的阻变存储器存在漏电大、导电细丝不集中以及波动较大等问题。
[0005]本专利技术提供一种阻变存储器，包括金属连线层、介质层、阻变层和上电极；其中，所述介质层设置在所述金属连线层的顶端；在所述介质层中开设有下电极通孔，所述下电极通孔的底部与所述金属连线层连接；在所述下电极通孔内设置有下电极金属通孔；所述阻变层的形状为台阶形状，所述台阶状形状的阻变层的底部设置在所述下电极的顶部，所述台阶状形状的阻变层的底端的端部设置在所述介质层的顶部；所述上电极的底端与所述阻变层的顶端连接。
[0006]此外，优选的方案是，所述金属连线层的材质为铜金属。
[0007]此外，优选的方案是，所述介质层包括设置在所述金属连线层顶部的第一介质层和设置在所述第一介质层顶部的第二介质层。
[0008]此外，优选的方案是，所述上电极和所述下电极均为金属材料层；和/或，所述阻变层为金属氧化物层。
[0009]此外，优选的方案是，在所述上电极的顶端还设置有连接层。
[0010]此外，优选的方案是，所述连接层的材料为Ti或TiN。
[0011]此外，优选的方案是，所述下电极通孔设置在所述介质层的中部。
[0012]本专利技术提供一种如上所述的阻变存储器的制造方法，包括如下步骤：
[0013]在金属连线层的顶端进行介质层沉积处理，并对沉积得到的介质层依次进行掩膜、光刻和蚀刻处理；
[0014]对所述蚀刻处理后的介质层进行下电极沉积处理及化学机械研磨处理，形成下电极通孔；
[0015]形成下电极通孔之后，对介质层进行回蚀刻处理，使所述下电极的顶端与所述介
质层的表面之间的高度差为预设高度差；
[0016]所述回蚀刻处理后，采用PVD方法在所述下电极的顶端沉积阻变层，使所述阻变层的形状呈台阶形状。
[0017]此外，优选的方案是，在所述回蚀刻处理后，采用PVD方法在所述下电极通孔的顶端沉积下电极、阻变层及上电极沉积处理，使所述阻变层的形状呈台阶形状之后，还包括：
[0018]在所述阻变层的顶端沉积所述上电极，得到沉积上电极；
[0019]对所述沉积上电极以及所述台阶形状的阻变层的下层进行光刻和蚀刻处理，得到阻变存储器。本专利技术提供一种电子装置，包括如上所述的阻变存储器。
[0020]从上面的技术方案可知，本专利技术提供的阻变存储器及其制造方法和电子装置，首先阻变存储器通过设计台阶形状的阻变层，使得台阶处沉积的阻变层的厚度比平面处厚度小，因而在此处的电场强度更大，导电细丝在此优先集中形成，从而使得阻变存储器性能更集中，均匀度大大提升，波动也更小；本专利技术提供的阻变存储器制造方法及电子装置均具有上述阻变存储器的所有优点，且阻变存储器制造方法除了具有上述优点之外，还通过采用回蚀刻方法对形成有下电极的介质层进行回蚀刻处理，能够便于控制沉积得到的下电极的顶部与介质层之间的高度差，使之达到预设的高度差；通过采用PVD方法沉积阻变层，从而便于控制台阶形状的阻变层的厚度；通过采用化学机械研磨处理工艺能够控制介质层与下电极通孔之间的高度差。
[0021]为了实现上述以及相关目的，本专利技术的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本专利技术的某些示例性方面。然而，这些方面指示的仅仅是可使用本专利技术的原理的各种方式中的一些方式。此外，本专利技术旨在包括所有这些方面以及它们的等同物。
附图说明
[0022]通过参考以下结合附图的说明，并且随着对本专利技术的更全面理解，本专利技术的其它目的及结果将更加明白及易于理解。在附图中：
[0023]图1为根据本专利技术实施例的阻变存储器的结构示意图；
[0024]图2为根据本专利技术实施例的阻变存储器的制造方法的工艺流程图；
[0025]图3为根据本专利技术实施例的阻变存储器的制造方法的流程图。
[0026]在附图中，1
‑
金属连线层，2
‑
介质层，21
‑
第一介质层，22
‑
第二介质层，3
‑
阻变层，4
‑
上电极，5
‑
下电极通孔，6
‑
连接层。
[0027]在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
[0028]在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。
[0029]针对前述提出的目前的阻变存储器存在漏电大、导电细丝不集中以及波动较大等问题，提出了一种阻变存储器及其制造方法和电子装置。
[0030]以下将结合附图对本专利技术的具体实施例进行详细描述。
[0031]为了说明本专利技术提供的阻变存储器及其制造方法和电子装置，图1示出了本专利技术
实施例的阻变存储器的结构；图2示出了根据本专利技术实施例的阻变存储器的制造方法的工艺流程；图3示出了根据本专利技术实施例的阻变存储器的制造方法的流程。
[0032]如图1至图3共同所示，本专利技术提供的阻变存储器，包括金属连线层1、介质层2、阻变层3和上电极4；其中，介质层2设置在金属连线层1的顶端；在介质层2中开设有下电极通孔5，下电极通孔5的底部与金属连线层连接；在下电极通孔5内设置有下电极；阻变层的形状为台阶形状，台阶状形状的阻变层3的底部设置在下电极的顶部，台阶状形状的阻变层的底端的端部设置在介质层2的顶部；上电极4的底端与阻变层3的顶端连接。
[0033]阻变存储器通过设计台阶形状的阻变层3，使得台阶处沉积的阻变层3的厚度比平面处厚度小，因而在此处的电场强度更大，导电细丝在此优先集中形成，从而使得阻变存储器性能更集中，均匀度大大提升，波动也更小。
[0034]作为本专利技术的一个优选实施例，金属连线层1的材质为铜金属。铜金属与其他金属相比交最主要的优点在于高导电高导热性、耐腐蚀性、适宜的强度、易加工成形性等。
[0035]作为本专利技术的一个优选实施例，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阻变存储器，其特征在于，包括金属连线层、介质层、阻变层和上电极；其中，所述介质层设置在所述金属连线层的顶端；在所述介质层中开设有下电极通孔，所述下电极通孔的底部与所述金属连线层连接；在所述下电极通孔内设置有下电极；所述阻变层的形状为台阶形状，所述台阶状形状的阻变层的底部设置在所述下电极的顶部，所述台阶状形状的阻变层的底端的端部设置在所述介质层的顶部；所述上电极的底端与所述阻变层的顶端连接。2.根据权利要求1所述的阻变存储器，其特征在于，所述金属连线层的材质为铜金属。3.根据权利要求1所述的阻变存储器，其特征在于，所述介质层包括设置在所述金属连线层顶部的第一介质层和设置在所述第一介质层顶部的第二介质层。4.根据权利要求1所述的阻变存储器，其特征在于，所述上电极和所述下电极均为金属材料层；和/或所述阻变层为金属氧化物层。5.根据权利要求1所述的阻变存储器，其特征在于，在所述上电极的顶端还设置有连接层。6.根据权利要求5所述的阻变存储器，其特征在于，所述连接层的材料为Ti或TiN。7.根据权利要求1所述的阻变存储器，其特征在于，所述下电极通孔设置在所述介...

【专利技术属性】
技术研发人员：杨芸，仇圣棻，陈亮，李晓波，
申请(专利权)人：昕原半导体杭州有限公司，
类型：发明
国别省市：