芯片、存储器及芯片的制备方法技术

本发明专利技术提供一种芯片、存储器及芯片的制备方法，涉及半导体技术领域，该芯片包括具有互连结构层的基底和导电结构，导电结构包括第一导电结构以及与第一导电结构连接的第二导电结构，第一导电结构与互连结构层连接，第一导电结构的热膨胀系数小于铜的热膨胀系数。本发明专利技术通过使将导电结构设置成第一导电结构和第二导电结构，并使第一导电结构的热膨胀系数小于铜的热膨胀系数，降低导电结构与互连结构层接触位置的热膨胀系数，这样在形成导电结构的过程或者是芯片工作的过程中，避免基底与互连结构层之间形成缝隙，提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。

【技术实现步骤摘要】
芯片、存储器及芯片的制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种芯片、存储器及芯片的制备方法。

技术介绍

[0002]随着集成电路的设计和制造水平的不断发展，电子产品趋向小型化、高度集成化，叠层芯片封装技术应运而生。叠层芯片封装技术也称为三维封装技术，是指在同一个封装体内的垂直方向叠放两个以上芯片的封装技术。例如，动态随机存储器(Dynamic Random Access Memory，简称DRAM)中，通过三维封装技术将多个芯片垂直堆叠并相互连通，以提高DRAM的存储容量。
[0003]叠层芯片中，每个芯片通常包括基底以及设置在基底上的互连结构层，其中，利用硅通孔技术(Through Silicon Via，简称TSV)在各芯片上制作相对应的通孔，通孔中填充导电材料，例如铜，以形成TSV结构，TSV结构的一端与互连结构层连接，TSV结构的另一端用于与该芯片相邻的芯片连接，以实现相邻芯片之间导通。
[0004]但是，基底与互连结构层之间易形成缝隙，降低芯片的性能。

技术实现思路

[0005]鉴于上述问题，本专利技术实施例提供一种芯片、存储器及芯片的制备方法，用于防止基底与互连结构层之间形成缝隙，提高了芯片的性能。
[0006]为了实现上述目的，本专利技术实施例提供如下技术方案：
[0007]本专利技术实施例的第一方面提供一种芯片，其包括：
[0008]基底，所述基底上设置有互连结构层；
[0009]设置在所述基底内的导电结构，所述导电结构包括第一导电结构以及与所述第一导电结构连接的第二导电结构，所述第一导电结构与所述互连结构层连接，所述第一导电结构的热膨胀系数小于铜的热膨胀系数。
[0010]如上所述的芯片，其中，所述第一导电结构设置在所述第二导电结构内，所述第一导电结构的顶面与所述第二导电结构的顶面平齐，所述第一导电结构的材质包括钨，所述第二导电结构的材质包括铜。
[0011]如上所述的芯片，其中，所述第一导电结构包括间隔设置的多个柱状体，所述柱状体的轴线垂直于所述基底。
[0012]如上所述的芯片，其中，以平行于所述基底的平面为横截面，所述柱状体的横截面形状包括圆形或者多边形。
[0013]如上所述的芯片，其中，所述第一导电结构包括第一条形体以及与所述第一条形体交叉设置的第二条形体，所述第一条形体的深度方向和所述第二条形体的深度方向均垂直于所述基底。
[0014]如上所述的芯片，其中，所述第一条形体沿第一方向延伸，所述第二条形体沿第二方向延伸，所述第一方向与所述第二方向相交。
[0015]如上所述的芯片，其中，所述第一方向与所述第二方向相互垂直。
[0016]如上所述的芯片，其中，所述第一条形体的个数为多个，多个所述第一条形体沿所述第二方向间隔设置；
[0017]所述第二条形体的个数均为多个，多个所述第二条形体沿所述第一方向间隔设置。
[0018]如上所述的芯片，其中，以垂直于所述基底的平面为纵截面，所述第一条形体和所述第二条形体的纵截面形状均为矩形。
[0019]如上所述的芯片，其中，所述基底上还设置有金属间介电层，所述第一导电结构设置在所述金属间介电层内，所述第二导电结构的一部分设置在所述基底内，所述第二导电结构的另一部分设置在所述金属间介电层内。
[0020]本专利技术实施例第二方面提供了一种存储器，包括多个如上所述的芯片，多个所述芯片依次堆叠设置，相邻的两层芯片之间通过所述互连结构层连接。
[0021]本专利技术实施例的第三方面提供一种芯片的制备方法，包括如下的步骤：
[0022]提供基底，所述基底上设置有金属间介电层，所述金属间介电层内设置有刻蚀停止层；
[0023]在所述金属间介电层内形成第一导电结构，所述第一导电结构的底部与所述刻蚀停止层接触，所述第一导电结构的热膨胀系数小于铜的热膨胀系数；
[0024]在所述金属间介电层上形成互连结构层，所述互连结构层与所述第一导电结构背离所述基底的一端连接；
[0025]在所述基底内形成第二导电结构，所述第二导电结构延伸至所述金属间介电层内，并与所述第一导电结构连接。
[0026]如上所述的芯片的制备方法，其中，在所述金属间介电层内形成第一导电结构的步骤中，包括：
[0027]在所述金属间介电层内形成填充区，所述填充区的底面与所述刻蚀停止层的顶面平齐；
[0028]在所述填充区内形成第一导电结构，所述第一导电结构的材质包括钨。
[0029]如上所述的芯片的制备方法，其中，在所述金属间介电层内形成填充区的步骤中，包括：
[0030]在所述金属间介电层内形成间隔设置的多个填充孔，每个填充孔的轴线垂直于所述基底，所述填充孔暴露出刻蚀停止层的顶面，其中，多个所述填充孔构成所述填充区。
[0031]如上所述的芯片的制备方法，其中，在所述填充区内形成第一导电结构的步骤中，包括：
[0032]在每个所述填充孔内形成柱状体，多个所述柱状体构成所述第一导电结构。
[0033]如上所述的芯片的制备方法，其中，在所述金属间介电层内形成填充区的步骤中，包括：
[0034]在所述金属间介电层内形成沿第一方向延伸的第一填充槽和沿第二方向延伸的第二填充槽，所述第一方向和所述第二方向相交，所述第一填充槽的槽底和所述第二填充槽的槽底均为所述刻蚀停止层的顶面，其中第一填充槽和所述第二填充槽构成所述填充区。
[0035]如上所述的芯片的制备方法，其中，在所述金属间介电层内形成沿第一方向延伸的第一填充槽和沿第二方向延伸的第二填充槽的步骤中，包括：
[0036]在所述金属间介电层内形成多个第一填充槽和多个第二填充槽，多个所述第一填充槽沿第二方向间隔设置，多个所述第二填充槽沿第一方向间隔设置。
[0037]如上所述的芯片的制备方法，其中，在所述填充区内形成第一导电结构的步骤中，包括：
[0038]在所述第一填充槽和所述第二填充槽内分别形成第一条形体和第二条形体，所述第一条形体和所述第二条形体构成所述第一导电结构。
[0039]如上所述的芯片的制备方法，其中，在所述基底内形成第二导电结构的步骤中，包括：
[0040]在所述基底内形成第一中间孔，所述第一中间孔的底壁为所述基底的顶面；
[0041]在所述第一中间孔的侧壁和底壁上形成层叠设置的初始氧化层和初始阻挡层，位于所述第一中间孔内的初始阻挡层围成第二中间孔；
[0042]去除位于所述第二中间孔的底壁上的初始氧化层和初始阻挡层，以及去除暴露在所述第二中间孔内的所述金属间介电层，以在所述金属间介电层内形成第三中间孔，所述第三中间孔暴露出所述第一导电结构和所述刻蚀停止层的外表面，且被保留下来的初始氧化层构成氧化层，被保留下来的初始阻挡层构成阻挡层；
[0043]在所述第二中间孔和所述第三中间孔内形成第二导电结构，所述第二导电结构的材质包括铜。
[0044]本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，包括：基底，所述基底上设置有互连结构层；设置在所述基底内的导电结构，所述导电结构包括第一导电结构以及与第一导电结构连接的第二导电结构，所述第一导电结构与所述互连结构层连接，所述第一导电结构的热膨胀系数小于铜的热膨胀系数。2.根据权利要求1所述的芯片，其特征在于，所述第一导电结构设置在所述第二导电结构内，所述第一导电结构的顶面与所述第二导电结构的顶面平齐，所述第一导电结构的材质包括钨，所述第二导电结构的材质包括铜。3.根据权利要求2所述的芯片，其特征在于，所述第一导电结构包括间隔设置的多个柱状体，所述柱状体的轴线垂直于所述基底。4.根据权利要求3所述的芯片，其特征在于，以平行于所述基底的平面为横截面，所述柱状体的横截面形状包括圆形或者多边形。5.根据权利要求2所述的芯片，其特征在于，所述第一导电结构包括第一条形体以及与所述第一条形体交叉设置的第二条形体，所述第一条形体的深度方向和所述第二条形体的深度方向均垂直于所述基底。6.根据权利要求5所述的芯片，其特征在于，所述第一条形体沿第一方向延伸，所述第二条形体沿第二方向延伸，所述第一方向与所述第二方向相交。7.根据权利要求6所述的芯片，其特征在于，所述第一方向与所述第二方向相互垂直。8.根据权利要求7所述的芯片，其特征在于，所述第一条形体的个数为多个，多个所述第一条形体沿所述第二方向间隔设置；所述第二条形体的个数均为多个，多个所述第二条形体沿所述第一方向间隔设置。9.根据权利要求8所述的芯片，其特征在于，以垂直于所述基底的平面为纵截面，所述第一条形体和所述第二条形体的纵截面形状均为矩形。10.根据权利要求1
‑
9任一项所述的芯片，其特征在于，所述基底上还设置有金属间介电层，所述第一导电结构设置在所述金属间介电层内，所述第二导电结构的一部分设置在所述基底内，所述第二导电结构的另一部分设置在所述金属间介电层内。11.一种存储器，其特征在于，包括多个如权利要求1
‑
10任一项所述的芯片，多个所述芯片依次堆叠设置，相邻的两层芯片之间通过所述互连结构层连接。12.一种芯片的制备方法，其特征在于，包括如下的步骤：提供基底，所述基底上设置有金属间介电层，所述金属间介电层内设置有刻蚀停止层；在所述金属间介电层内形成第一导电结构，所述第一导电结构的底部与所述刻蚀停止层接触，所述第一导电结构的热膨胀系数小于铜的热膨胀系数；在所述金属间介电层上形成互连结构层，所述互连结构层与所述第一导电结构背离所述基底的一端连接；在所述基底内形成第二导电结构，所述第二导电结构延伸至所述金属间介电层内，并...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：