一种射频宽带倍频器制造技术

本发明专利技术公开了一种射频宽带倍频器，属于射频通信芯片制造技术领域，包括：波形调整电路，操作于接收压控振荡器(VCO)的缓冲器(buffer)输出的差分信号后，并对差分信号进行波形调整(shaping)；倍频器核心，操作于接受波形调整(shaping)后的差分信号，并基于NMOS差分对产生初步倍频，而后经过宽带放大器缓冲后输出；幅度放大和占空比纠正电路，操作于接受初步倍频信号，并对初步倍频信号进行信号放大和占空比纠正处理后输出；单相到差分转换电路，操作于接受信号放大和占空比纠正处理后的倍频信号，并从单端高频时钟转换为差分时钟。本发明专利技术射频宽带倍频器，具有多GHz、宽带高等设计使用性能，可以满足现代无线通信射频芯片高性能、低功耗、面积小的设计要求。面积小的设计要求。面积小的设计要求。

【技术实现步骤摘要】
一种射频宽带倍频器


[0001]本专利技术属于射频通信芯片制造
，用于数千兆(multi
‑
GHz)射频收发器(RF Transceiver)中用于混频器(mixer)的本地振荡器(LO)设计技术，具体涉及无线局域网(WLAN)和蜂窝移动(cellular mobile)通信等射频宽带倍频器的设计。

技术介绍

[0002]随着无线通信技术和半导体技术的日益进步，无线通信芯片的设计要求也越来越高。高性能，低功耗，高集成度和低成本的趋势主导芯片设计技术的演变。为了降低射频频率综合器(RF frequency synthesizer)的功耗和设计难度，有时需要通过宽带(wideband)倍频器(frequency doubler)来产生LO信号。但是具有精确50％占空比(duty
‑
cycle)的射频宽带倍频器通常有设计难度高，功耗和面积大等特点。
[0003]现有的倍频器或是低频率、或是窄带、或是非50％占空比、或是使用电感/变压器(inductor/transformer)、或是非CMOS工艺，难以满足实际使用的多方面需求。因此，亟待进行设计改进。

技术实现思路

[0004]本专利技术的目的在于提供一种射频宽带倍频器，具备multi
‑
GHz、宽带高、精确的50％占空比、高集成度、无电感/变压器的CMOS倍频器的设计技术，可以满足现代无线通信射频芯片高性能、低功耗、面积小的设计要求，进而可以有效解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种射频宽带倍频器：包括：
[0006]波形调整电路，操作于接收压控振荡器(VCO)的缓冲器(buffer)输出的差分信号后，并对差分信号进行波形调整(shaping)；
[0007]倍频器核心，操作于接受波形调整(shaping)后的差分信号，并基于NMOS差分对产生初步倍频，而后经过宽带放大器缓冲后输出；
[0008]幅度放大和占空比纠正电路，操作于接受初步倍频信号，并对初步倍频信号进行信号放大和占空比纠正处理后输出；
[0009]单相到差分转换电路，操作于接受信号放大和占空比纠正处理后的倍频信号，并从单端高频时钟转换为差分时钟。
[0010]优选地，所述波形调整电路对差分信号进行波形调整(shaping)的过程包括：
[0011]震荡缓冲器输出的差分信号经过交流耦合到通过电阻自偏置的反相器，转化成幅度为本地电源的差分方波；
[0012]差分方波经过带电容负载的一级反相器后，变成近似三角波以减小下一级倍频器输出的占空比静态误差。
[0013]优选地，所述压控振荡器(VCO)的缓冲器(buffer)输出的差分信号介于方波和正玄波之间。
[0014]优选地，所述单相到差分转换电路由相位插值电路和时钟沿纠正(de
‑
skew)电路组成。
[0015]与现有技术相比，本专利技术的有益效果是：
[0016](1)本专利技术对所有的工艺、电压和温度(PVT)角落，同时实现了高频、宽带及精确的50％占空比等优点。
[0017](2)本专利技术具有电路简单、面积小、低功耗、以及PVT变化和失配(mismatch)的情况下都可靠的优点。
[0018](3)尽管之前这四部分电路或许已有近似的单独描述，但为了本专利技术的功能把他们整合在一起是没有的。
[0019](4)本专利技术可广泛应用于射频或微波电路中本地振荡器(LO)的产生电路。
附图说明
[0020]图1是本专利技术的模块示意图；
[0021]图2是输入波形调整电路图；
[0022]图3是核心倍频器电路图；
[0023]图4是幅度放大及占空比纠正电路图；
[0024]图5是时钟从单相到差分的转换电路图。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]本实施例提供了一种射频宽带倍频器，包括：波形调整电路，操作于接收压控振荡器(VCO)的缓冲器(buffer)输出的差分信号后，并对差分信号进行波形调整(shaping)；倍频器核心，操作于接受波形调整(shaping)后的差分信号，并基于NMOS差分对产生初步倍频，而后经过宽带放大器缓冲后输出；幅度放大和占空比纠正电路，操作于接受初步倍频信号，并对初步倍频信号进行信号放大和占空比纠正处理后输出；单相到差分转换电路，操作于接受信号放大和占空比纠正处理后的倍频信号，并从单端高频时钟转换为差分时钟
[0027]具体的，如图1所示，本专利技术的倍频器由四个模块组成。第一步是输入差分信号经过波形调整(shaping)；第二步是基于NMOS差分对的初步倍频产生；第三步是信号放大和占空比纠正；最后一步是单端到差分的转换。
[0028]从压控振荡器(VCO)的缓冲器(buffer)来的差分信号介于方波和正玄波之间，且幅度变化可能很大。因此首先经过图2所示的波形调整电路，以减小下一步倍频器输出信号占空比的静态误差和对输入波形幅度及上升/下降时间的敏感度。从震荡缓冲器来的差分信号先经过交流耦合到通过电阻自偏置的反相器，转化成幅度为本地电源的差分方波。在经过带电容负载的一级反相器后，变成近似三角波以减小下一级倍频器输出的占空比静态误差。
[0029]核心倍频器是基于图3的NMOS差分对。单端倍频输出先从差分对的共源极产生，再经过共栅NMOS带电阻负载的宽带放大器缓冲后输出。
[0030]图4为幅度放大和占空比纠正电路。占空比纠正的原理是由于带通滤波作用，该电路对基频(fundamental frequency)的放大倍数超过其低次及高次谐波。由于后级电路放大基频时的限幅效应而重生产生的高次谐波，不影响纠正后的占空比。为增加带通滤波效果，每级滤波电路的放大倍数不能太大，否则过早出现限幅而影响滤波(即影响占空比纠正)。
[0031]最后一级是图5所示的单端高频时钟到差分的转换。它由相位插值和进一步的时钟沿纠正(de
‑
skew)组成。
[0032]使用本专利技术的高频宽带倍频器设计技术，在中芯国际(SMIC)0.13μm工艺下实现了3GHz～4GHz的倍频输出，并达到了镜像抑制比(IRR：image rejection ratio)和谐波抑制比(HRR:harmonic rejection ratio)均超过40dB的本地振荡器(LO：local oscillator)信号。
[0033]尽管已描述了本专利技术的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本专利技术范围的所有变更和修改。
[0034]显然，本领本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频宽带倍频器，其特征在于，包括：波形调整电路，操作于接收压控振荡器(VCO)的缓冲器(buffer)输出的差分信号后，并对差分信号进行波形调整(shaping)；倍频器核心，操作于接受波形调整(shaping)后的差分信号，并基于NMOS差分对产生初步倍频，而后经过宽带放大器缓冲后输出；幅度放大和占空比纠正电路，操作于接受初步倍频信号，并对初步倍频信号进行信号放大和占空比纠正处理后输出；单相到差分转换电路，操作于接受信号放大和占空比纠正处理后的倍频信号，并从单端高频时钟转换为差分时钟；所述波形调整电路对差分信号进行波形...

【专利技术属性】
技术研发人员：束克留，万海军，韩兴成，
申请(专利权)人：苏州聚元微电子股份有限公司，
类型：发明
国别省市：