一种基于push-push的二三倍频器制造技术

本发明专利技术提供一种基于push

A push push based frequency doubler and tripler

【技术实现步骤摘要】
一种基于push
‑
push的二三倍频器


[0001]本专利技术属于无线通信
，尤其涉及一种基于push
‑
push的二三倍频器。

技术介绍

[0002]随着无线通讯技术的不断发展，现在的通讯系统的工作频率已经开始迈向射频设置太赫兹频段。同时，对于无线通讯系统也提出了更低功耗、更高频率、更大带宽、更低成本等要求。而对于频率综合模块最为收发模块的核心电路之一，倍频器(Frequency multiplier)更是能简单直接的提高频率综合模块的输出信号频率。除此之外，在发射机中，当本振信号和功率放大器的输出信号频率相近时，功率放大器的输出信号会对本振信号造成干扰，影响本振信号的精确度。为了避免这种情况就需要使本振信号的频率与功率放大器发射的信号频率相差较大。倍频器可以很好的实现这一功能。因此，频率倍频器的性能直接影响到高频通讯系统的准确性，面临着巨大的需求和挑战。当倍频器的倍频数N不断提高的同时，其转换的效率会急剧下降，从而使其工作带宽变窄。
[0003]为了解决二倍频器中转换增益低的问题，相关研究人员提出了一种改进的二倍频器电路，其原理图如图1所示，其中NMOS晶体管组成的差分对会在其输出端产生的二次谐波信号。电容C1、C2可以将漏端的基次谐波信号传递到栅极，再次进行倍频，产生二次谐波分量提高转换增益。传输线TL1和TL2可以对二次谐波进行提取滤波。电感L会对电路进行输出匹配。
[0004]对于利用器件的非线性产生三次信号的方案，其电路图如下图2所示。利用这种方法产生三次信号的电路结构可以极为简单。仅仅采用一个工作在Class
‑
A类的NMOS晶体管M1就可以产生三次谐波信号。当MOS管完全导通且输入大信号时，其漏端输出电流接近方波，而方波中含有丰富的奇次谐波电流，通过LC并联谐振腔提取出三次谐波分量，并将其整形为正弦波信号。
[0005]同时，也有研究人员提出了如下图3的一种二/三倍频器的结构。晶体管M1、M2组成push
‑
push对，产生二次谐波信号。晶体管M3、M4组成单平衡混频器，对M1、M2产生的二次谐波和基波信号进行混频，得到三次谐波信号。R1和R2为负载电阻。
[0006]上述提到的二/三倍频器的技术路线为：先将差分输入信号加在push
‑
push结构上产生二次谐波信号，直接提取一部分二次谐波信号通过缓冲器输出；将另一部分二次谐波和差分输入信号直接注入到一个单平衡混频器中，经过滤波得到三次谐波信号并输出。这种结构的二、三倍频器结构复杂，且转换增益低，电路占用面积大。具体缺点如下：
[0007](1).这种结构在产生三次谐波信号时，需将二次信号和差分输入信号注入到单平衡混频器中。对于单平衡混频器，其转换增益较低，会造成较大的损耗，同时由于push
‑
push结构为有源结构，故混频器也为有源结构，会消耗额外的功耗。
[0008](2)这种结构在产生二次谐波处，需加入LC并联谐振腔，对于频率较低时，其电感占用的面积会很大，这样就会造成的面积的浪费，使电路成本大大提高。

技术实现思路

[0009]本专利技术的目的在于解决上述现有技术存在的缺陷，提供一种基于push
‑
push的二/三倍频器电路，该电路采用改进的中和电容的push
‑
push电路，对于不同模式提取出不同的谐波分量，实现了二/三倍频的功能。这种结构可以有效提高单倍频器的输出带宽，同时可以减少占用面积，节约成本。
[0010]本专利技术主要为了解决传统倍频器带宽不足，芯片占用面积大，功耗高的问题。对于传统的二倍频器，主要采用push
‑
push结构的MOS管对，其输出端电流中的奇次谐波成分相位差为180
°
，是差分信号，会进行抵消，只存在偶次谐波，然后通过漏极的谐振腔提取出所需的二次谐波信号。这种方法是非常常用的，但是其工作带宽很难做到非常大。对于传统的三倍频器，可采用器件非线性直接产生并提取三次谐波分量，实现三倍频的功能。但是这种方法的转换效率非常低，为了达到该功能，会造成大量的功耗；而且其谐波抑制比(HRR)也很差，会对后续的电路，如混频器，造成很大的干扰。同时，这种三倍频其的带宽也很难做到很大。为了解决带宽问题本专利技术提出一种二倍频器和三倍频器结合的电路。对push
‑
push对的漏端电流分别进行奇模提取和偶模提取，提取出其中的二次信号和三次信号。该结构能同时实现二次倍频和三次倍频，提高了输出信号带宽，同时将二倍频电路和三倍频电路结合，减小了芯片面积。
[0011]本专利技术采用如下技术方案：
[0012]一种基于push
‑
push的二三倍频器。包括三个部分，包括NMOS晶体管M1、NMOS晶体管M2和中和电容Cp1、中和电容Cp2组成的push
‑
push核心和变压器TR2。
[0013]变压器TR1的初级线圈一端连接Port_IN端，另一端接地，变压器TR1的次级线圈一端接NMOS晶体管M1的栅极、中和电容Cp1的一端，变压器TR1的次级线圈另一端接NMOS晶体管M2的栅极，中和电容Cp2的一端。变压器TR1的中心抽头接Vb1。NMOS晶体管M1的源极与NMOS晶体管的源极相连并接地，NMOS晶体管M1的漏极接中和电容Cp2的另一端、微波传输线TL1一端，微波传输线TL1另一端接变压器TR2初级绕组的一端，NMOS晶体管M5的漏极接中和电容Cp1另一端、微波传输线TL2一端，微波传输线TL2另一端接变压器TR2初级线圈的另一端；
[0014]变压器TR2初级线圈的中心抽头接电感L1一端、电容C2一端，电容C2另一端接Vb2，NMOS晶体管M5的栅极，NMOS晶体管M5的源极接地，NMOS晶体管M5的漏极接电感L2一端、电容C3一端，电容C3另一端接Port_OUT1。
[0015]变压器TR2次级线圈一端接NMOS晶体管M3的漏极，NMOS晶体管M4的栅极、电容C1一端、变压器TR3的次级线圈的一端。变压器TR2次级线圈的另一端接NMOS晶体管M3的栅极，NMOS晶体管M4的漏极，电容C1的另一端，变压器TR3的另一端。
[0016]NMOS晶体管M3的源极与NMOS晶体管M4的源极相连，并接地。变压器TR3的初级线圈一端接Port_OUT2，另一端接地。
[0017]本专利技术的有益效果：
[0018]本专利技术基于push
‑
push结构，同时加入中和电容，提高了该倍频器的转化增益。同时利用变压器来区分和提取二次信号、三次信号。对于三次信号，采用ILB进行缓冲放大，提高了三次谐波信号的基波抑制制度。同时输出二次和三次信号，提高了电路的输出带宽。该结构降低了整体版图面积和功耗。
附图说明
[0019]图1为改进的push
‑
push结构二倍频器；
[0020]图2为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于push
‑
push的二三倍频器，其特征在于，包括NMOS晶体管M1、NMOS晶体管M2、中和电容Cp1、中和电容Cp2、变压器TR2；变压器TR1的初级线圈一端连接Port_IN端，另一端接地，变压器TR1的次级线圈一端接NMOS晶体管M1的栅极、中和电容Cp1的一端，变压器TR1的次级线圈另一端接NMOS晶体管M2的栅极，中和电容Cp2的一端，变压器TR1的中心抽头接Vb1，NMOS晶体管M1的源极与NMOS晶体管的源极相连并接地，NMOS晶体管M1的漏极接中和电容Cp2的另一端、微波传输线TL1一端，微波传输线TL1另一端接变压器TR2初级绕组的一端，NMOS晶体管M5的漏极接中和电容Cp1另一端、微波传输线TL2一...

【专利技术属性】
技术研发人员：刘岗，吴韵秋，
申请(专利权)人：成都通量科技有限公司，
类型：发明
国别省市：