半导体结构与用于键合经受测晶圆以及用于测试键合前晶圆的方法技术

本发明专利技术提供一种用于键合经受测晶圆的方法。该方法包括以下操作。接收具有第一表面的第一晶圆，且第一晶圆包括测试垫片和位于第一晶圆的第一表面的导电垫片，以及测试垫片具有由测试探针引起的凹槽，并且导电垫片电性连接至测试垫片。第一晶圆的第一表面被平坦化。第一混合键合层形成在第一晶圆的第一表面之上。键合第一晶圆和第二晶圆，以连接第一混合键合层和第二晶圆上的第二混合键合层。本发明专利技术还提供了一种半导体结构及用于测试键合前晶圆的方法。方法。方法。

【技术实现步骤摘要】
半导体结构与用于键合经受测晶圆以及用于测试键合前晶圆的方法


[0001]本专利技术所揭示内容是关于一种用于键合经受测晶圆的半导体结构与方法；特别是，所述半导体结构包含一测试垫片，用以在和另一晶圆进行混合结合前进行晶圆测试。透过平坦化结构来修复在晶圆测试过程中由测试探针导致的测试垫片的结构缺陷，并因而能够确保晶圆混合键合的品质。

技术介绍

[0002]在晶圆级测试个别晶粒通常称为针测或分选，这已经是集成电路制造过程不可或缺的一部分。在一些实践中，晶圆探针系统可用于半导体开发和制造过程中的晶圆电气测试。在电气测试期间，来自测量仪器或测试仪的测试信号通过探针或探针卡传输到晶圆上的各个装置，然后从所述装置返回信号。
[0003]电气测试的结果主要用于评估原型集成电路的特性、可靠性评估和缺陷分析。此外，在评估装置和工艺时，会对测试元件组(包括晶体管、互连件以及用于集成电路的其他元件装置)进行高精度的测量和评估。

技术实现思路

[0004]本专利技术在一种例示性的态样中，提出一种用于键合经受测晶圆的方法。上述方法包括以下操作。接收具有第一表面的第一晶圆，且第一晶圆包括位于第一晶圆的第一表面的一测试垫片以及一导电垫片，且测试垫片具有由测试探针导致的一凹槽，且导电垫片电性连接至测试垫片。在以测试探针测试第一晶圆之后，平坦化第一晶圆的第一表面。第一混合键合层形成于第一晶圆的第一表面上。键合第一晶圆与一第二晶圆，以连接第一混合键合层以及第二晶圆上的一第二混合键合层。
[0005]本专利技术在另一种例示性的态样中，提出一种半导体结构。所述半导体结构包括一第一晶圆、一混合键合结构以及一第二晶圆。第一晶圆具有一第一表面。所述第一晶圆包括一第一测试垫片及一导电垫片。第一测试垫片具有由一测试探针导致的一凹槽。导电垫片与位于第一晶圆的第一表面的第一测试垫片齐平且电性连接至测试垫片。混合键合结构形成于第一晶圆的第一表面上。第二晶圆透过混合键合结构键合至第一晶圆的第一表面上。
[0006]本专利技术在又一种例示性的态样中，提供用于测试键合前晶圆的方法。上述方法包括以下操作。接收一第一晶圆。在第一晶圆的第一表面形成一测试垫片以及一导电垫片，其中测试垫片与导电垫片的上表面和第一晶圆的第一表面齐平，且导电垫片电性连接至测试垫片。借由使测试探针接触测试垫片，以对第一晶圆进行电气测试。借由坦化第一晶圆的第一表面，以薄化第一晶圆上的测试垫片。
附图说明
[0007]在阅读了下文实施方式以及附随图式时，能够最佳地理解本专利技术所揭示内容的多
种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小一些特征的尺寸。
[0008]图1绘示根据本专利技术所揭示内容的一些比较例的一受测晶圆的剖面图。
[0009]图2绘示根据本专利技术所揭示内容的一些实施例，用于键合经受测晶圆的方法的流程图。
[0010]图3A至图3G绘示根据本专利技术所揭示内容的一些实施例的一晶圆的剖面图。
[0011]图4A至图4C绘示根据本专利技术所揭示内容的一些实施例的一晶圆的剖面图。
[0012]图5A至图5C绘示根据本专利技术所揭示内容的一些实施例的一混合键合晶圆的剖面图。
[0013]图6A至图6C绘示根据本专利技术所揭示内容的一些实施例的一混合键合晶圆的剖面图。
[0014]图7绘示根据本专利技术所揭示内容的一些实施例的一晶圆的上视图。
[0015]图8绘示根据本专利技术所揭示内容的一些实施例，用以测试键合前晶圆的方法的流程图。
具体实施方式
[0016]本申请主张在先申请的美国专利临时申请案No.63/186,623的优先权，申请日为2021年5月10日，在此将其全文引入作为参照。
[0017]以下揭露内容提供用于实施本专利技术的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本专利技术。当然，此等仅为实例且不旨在限制。举例而言，在下列描述中，第一构件形成于第二构件上方或第一构件形成于第二构件之上，可包含该第一构件及该第二构件直接接触的实施例，且亦可包含额外构件形成在该第一构件与该第二构件之间的实施例，使该第一构件及该第二构件可不直接接触的实施例。另外，本专利技术所揭示内容可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的，且本身不代表所论述的各项实施例及/或组态之间的关系。
[0018]此外，为便于描述，可在本文中使用诸如「在
…
下面」、「在
…
下方」、「下」、「在
…
上方」、「上」及类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。该装置可以有其他定向(旋转90度或按其他定向)，同样可以相应地用来解释本文中使用的空间相对描述词。
[0019]如本文中所使用诸如「第一」、「第二」、和「第三」等用语说明各种元件、部件、区域、层、和/或区段，这些元件、部件、区域、层、和/或区段不应受到这些用语限制。这些用语可能仅是用于区别一个元件、部件、区域、层、或区段与另一个。当文中使用「第一」、「第二」、和「第三」等用语时，并非意味着顺序或次序，除非由该上下文明确所指出。
[0020]为了键合晶圆并确保之间的高频宽，可采用混合键合技术来键合这些晶圆。因此，可在晶圆堆叠晶圆(wafer
‑
on
‑
wafer，WoW)或晶圆至晶圆封装(wafer
‑
to
‑
wafer packaging)基础上进行混合键合制程，以制得欲键合的晶圆。
[0021]所述混合键合技术的其中一项要求就是每一欲键合的晶圆中的混合键合层的平坦度。当欲键合晶圆的上表面不够平坦时，举例来说，若混合键合层的平坦度不够时，混合
键合结构内会形成「空洞」或「泡泡」，进而使得键合的晶圆被报废或被认定为次级品。
[0022]一般来说，可透过混合键合技术的制程控制来实现混合键合层的平坦度；然而，当混合键合层下方的结构不平坦时，会相应地影响到混合键合层的轮廓。
[0023]换句话说，在半导体产业的通常作法中，在将晶圆彼此键合之前，会避免进行可能会影响晶圆平坦度的操作。譬如，在键合制程之前，会避免进行利用测试探针对晶圆进行电气测试，因为测试探针与晶圆表面(即，位于晶圆表面的测试垫片)间的物理接触，可能会损及测试垫片的平坦度。参照图1所示的实施例，一探针标记92会形成在位于晶圆90的第一表面90A的测试垫片91的上表面91A。所述探针标记92可具有凹槽、沟槽或凹陷的结构特征，其包含在测试垫片91的上表面91A的规则或不规则的碟形下陷轮廓。于一些比较例中，探针标记92的深度可大于约0.3微米。
[0024]因此，传统上，会在键合晶圆后才进行电气测试，且因此会将测试垫片形成于经键合晶圆所不会进一步和另一个晶圆键合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于键合经受测晶圆的方法，该方法包含：接收一第一晶圆，其具有一第一表面，其中该第一晶圆包含位于该第一晶圆的该第一表面的一测试垫片以及一导电垫片，且该测试垫片具有由一测试探针所导致的一凹槽，且该导电垫片电性连接至该测试垫片；平坦化该第一晶圆的该第一表面；于该第一晶圆的该第一表面上形成一第一混合键合层；以及键合该第一晶圆及一第二晶圆，以连接该第一混合键合层及该第二晶圆上的一第二混合键合层。2.如权利要求1所述的方法，其中平坦化该第一晶圆的该第一表面包含：减少该测试垫片的该凹槽，其中该凹槽是在以该测试探针测试该第一晶圆之后形成。3.如权利要求2所述的方法，其中该凹槽的一深度介于约0.1微米至约0.3微米。4.如权利要求1所述的方法，其中平坦化该第一晶圆的该第一表面包含：于该第一晶圆的该第一表面上形成一绝缘层。5.如权利要求4所述的方法，更包含：在形成该第一混合键合层之前，于该绝缘层上形成一导电图样层。6.如权利要求1所述的方法，其中该第一晶圆包含一存储器结构，且该第二晶圆包含一逻辑结构。7.一种半导体结构，包含：一第一晶圆，其具有一第一表面，包含：一第一测试垫片，其具有由一测试探针所导致的一凹槽；以及一导电垫片，与位于该第一晶圆的该第一表面的该第一测试垫片齐平，且电性连接至该第一测试垫片；一混合键合结构，位于该第一晶圆的该第一表面上方；以及一第二晶圆，透过该混合键合结构键合至该第一晶圆的该第一表面上方。8.如权利要求7所述的半导体结构，更包含：一平坦化结构，介于该第一晶圆的该第一表面与该混合键合结构之间，该平坦化结构包含：一绝缘层，位于该第一晶圆的该第一表面上，其中该第一测试垫片完全被该绝缘层覆盖；以及一导电通路，贯穿该绝缘层，且该导电通路与该导电垫片相接触。9.如权利要求8所述的半导体结构，其中该凹槽是形成于该第一测试垫片的一上表面，且该凹槽经该绝缘层的一绝缘材料所填满。10.如权...

【专利技术属性】
技术研发人员：陈文良，俞建安，
申请(专利权)人：爱普科技股份有限公司，
类型：发明
国别省市：