半导体器件和在半导体器件上形成多层屏蔽结构的方法技术

本公开涉及半导体器件和在半导体器件上形成多层屏蔽结构的方法。半导体器件具有衬底和设置在衬底上的电元器件。封装剂设置在衬底和电元器件上。在封装剂上形成多层屏蔽结构。多层屏蔽结构具有铁磁材料的第一层和保护层或导电层的第二层。铁磁材料可以是铁、镍、镍铁合金、铁硅合金、硅钢、镍铁钼合金、镍铁钼铜合金、铁硅铝合金、镍锌、锰锌、其他铁氧体、非晶磁性合金、非晶金属合金或纳米晶合金。第一层可以是单个、均质材料。保护层可以是不锈钢、钽、钼、钛、镍或铬。导电层可以是铜、银、金或铝。多层屏蔽结构保护电元器件免受低频和高频干扰。层屏蔽结构保护电元器件免受低频和高频干扰。层屏蔽结构保护电元器件免受低频和高频干扰。

【技术实现步骤摘要】
半导体器件和在半导体器件上形成多层屏蔽结构的方法


[0001]本专利技术一般地涉及半导体器件，并且更特别地涉及在半导体器件上形成多层屏蔽结构的方法和半导体器件。

技术介绍

[0002]半导体器件通常在现代电子产品中找到。半导体器件执行各种各样的功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、光电、以及为电视显示器产生视觉图像。半导体器件在通信、功率转换、网络、计算机、娱乐和消费产品的领域中找到。半导体器件也在军事应用、航空、汽车、工业控制器和办公设备中找到。
[0003]半导体器件，特别地在高频应用（例如射频（RF）无线通信）中，通常包含一个或多个集成无源器件（IPD）以执行必要的电功能。IPD易经受：电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其他器件间干扰（例如，电容性、电感性或导电耦合，也称为串扰），它们可能干扰IPD的操作。数字电路的高速切换也产生干扰。
[0004]为了小空间中的更高密度和扩展的电功能，多个半导体管芯和IPD可以集成到系统级封装（SIP）模块或其他电子器件组件中。在SIP模块内，半导体管芯和IPD被安装到用于结构支撑和电互连的衬底。封装剂沉积在半导体管芯、IPD和衬底上。通常在封装剂上形成屏蔽层，以隔离或阻挡敏感电路免受EMI、RFI、谐波失真或其他器件间干扰。
[0005]电子器件和模块可能产生或易经受高频和低频干扰。高频干扰通常高于1.0千兆赫（GHz），而低频干扰低于1.0GHz。低频干扰可能由从各种源发射的磁场以及由以高频操作的SiP或高密度电路辐射的电磁噪声干扰产生，所述源例如Qi
‑
WPC兼容器件、近场通信（NFC）器件、射频标识（RFID）器件、电力事务联盟（PMA）兼容器件、无线电力联盟（A4WP）兼容器件、无线充电技术（WCT）器件、开关电源、电感器模块和磁性随机存取存储器（RAM）。高频屏蔽可以用导电材料涂层（例如银（Ag）或铜（Cu））制成。然而，大多数屏蔽材料对于特别地来自低频磁场的低频干扰而言是无效的。
附图说明
[0006]图1a
‑
1c示出具有由切道分离的多个半导体管芯的半导体晶片；图2a
‑
2f示出在SIP模块上形成多层屏蔽结构的过程；图3a
‑
3g示出多层屏蔽结构的各种逐层实施例；图4示出多层屏蔽结构的一般化的逐层实施例；以及图5示出具有安装到PCB表面的不同类型的封装的印刷电路板（PCB）。
附图说明
[0007]在以下描述中，参考附图在一个或多个实施例中描述本专利技术，在所述附图中，相同的数字表示相同或类似的要素。虽然根据用于实现本专利技术目的的最佳模式描述本专利技术，但是本领域技术人员将会理解，本专利技术旨在覆盖可以包括在由所附权利要求以及由以下公开
和附图支持的它们的等同物限定的本专利技术的精神和范围内的替代、修改和等同物。本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，且因此可以指代单个半导体器件和多个半导体器件两者。
[0008]半导体器件通常使用两种复杂的制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电元器件。有源电元器件，例如晶体管和二极管，具有控制电流流动的能力。无源电元器件，例如电容器、电感器和电阻器，产生为执行电路功能所需的电压和电流之间的关系。
[0009]后端制造指代将完成的晶片切割或单片化成个别半导体管芯并封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着晶片的称为切道或划线的非功能区域被刻划和断开。使用激光切割工具或锯条将晶片单片化。在单片化之后，将个别半导体管芯安装到封装衬底，所述封装衬底包括用于与其他系统元器件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏或引线接合（wirebond）来进行电连接。可以将封装剂或其他模制材料沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其他系统元器件。
[0010]图1a示出具有基底衬底材料102的半导体晶片100，所述基底衬底材料102例如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或用于结构支撑的其他块体材料。多个半导体管芯或元器件104形成在晶片100上，由无源、管芯间晶片区域或切道106分离。切道106提供切割区域以将半导体晶片100单片化成个别半导体管芯104。在一个实施例中，半导体晶片100具有100
‑
450毫米（mm）的宽度或直径。
[0011]图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104都具有背或无源表面108和有源表面110，所述有源表面110包含模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计和功能而形成在管芯内且电互连的有源器件、无源器件、导电层和电介质层。例如，电路可以包括：一个或多个晶体管、二极管和其他电路元件，形成在有源表面110内以实现模拟电路或数字电路，例如数字信号处理器（DSP）、专用集成电路（ASIC）、存储器或其他信号处理电路。半导体管芯104也可以包含用于RF信号处理的IPD，例如电感器、电容器和电阻器。
[0012]使用PVD、CVD、电解电镀、化学电镀工艺或其他合适的金属沉积工艺在有源表面110上形成导电层112。导电层112可以是一层或多层铝（Al）、Cu、锡（Sn）、镍（Ni）、金（Au）、Ag或其他合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘而操作。
[0013]使用蒸发、电解电镀、化学电镀、球滴或丝网印刷工艺在导电层112上沉积导电凸块材料。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。可以使用合适的附着或接合工艺将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使该材料回流以形成球或凸块114。在一个实施例中，凸块114形成在具有润湿层、阻挡层和粘合层的凸块下金属化（UBM）上。凸块114也可以被压缩接合或热压接合到导电层112。凸块114表示一种类型的可以在导电层112上形成的互连结构。互连结构也可以使用接合线、导
电膏、柱形凸块、微凸块或其他电互连。
[0014]在图1c中，使用锯条或激光切割工具118通过切道106将半导体晶片100单片化成个别半导体管芯104。个别半导体管芯104可以被检查和电测试，以标识单片化后的KGD。
[0015]图2a
‑
2f示出在SIP模块上形成有效抵抗低频干扰的多层屏蔽结构的过程。图2a示出包括导电层122和绝缘层124的互连衬底120的截面图。导电层122可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层122本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：提供衬底；在所述衬底上设置电元器件；在所述衬底和所述电元器件上沉积封装剂；以及在所述封装剂上形成多层屏蔽结构，其中，所述多层屏蔽结构包括铁磁材料的第一层和保护层或导电层的第二层。2.根据权利要求1所述的方法，其中，所述保护层选自由不锈钢、钽、钼、钛、镍和铬组成的组。3.根据权利要求1所述的方法，其中，所述导电层选自由铜、银、金和铝组成的组。4.根据权利要求1所述的方法，其中，所述铁磁材料选自由铁、镍、镍铁合金、铁硅合金、硅钢、镍铁钼合金、镍铁钼铜合金、铁硅铝合金、镍锌、锰锌、其他铁氧体、非晶磁性合金、非晶金属合金和纳米晶合金组成的组。5.一种半导体器件，包括：衬底；设置在所述衬底上的电元器件；设置在所述衬底和所述电元器件上的封装剂；以及形成在所述封装剂上的多层屏蔽结构，其中，所述多层屏蔽结构包括铁磁材料的第一层和保护层或导电层的第二层。6.根据权利要求5所述的半导体器件，其中，所述保护层选自由不锈钢、钽、钼、钛、镍和铬组成的组。7.根据权利要求5所述的半导体器件，其中，所述导电层选自由铜、银、金和铝组成的组。8.根据权利要求5所述的半导体器件，其中，所述铁磁材料选自由铁、镍、镍铁合金、铁硅合金、硅钢、镍铁钼...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：星科金朋私人有限公司，
类型：发明
国别省市：