存储器装置、存储器系统及控制其存储器装置的方法制造方法及图纸

一存储器装置包括存储器芯片、非易失性存储器电路以及逻辑芯片。所述存储器芯片包括第一存储器空间及第二存储器空间。所述非易失性存储器电路储存对应于第一存储器空间的修复表档案。所述逻辑芯片耦接至存储器芯片及非易失性存储器。所述逻辑芯片根据一输入地址及修复表档案的比较结果来选择性地存取存储器芯片的第一存储器空间或第二存储器空间。所述存储器芯片和逻辑芯片不同。储器芯片和逻辑芯片不同。储器芯片和逻辑芯片不同。

【技术实现步骤摘要】
存储器装置、存储器系统及控制其存储器装置的方法


[0001]本揭示内容是关于一存储器装置；特别是一种利用修复表档案的存储器装置。

技术介绍

[0002]静态随机存取存储器(static random
‑
access memory，SRAM)及动态随机存取存储器(dynamic random
‑
access memory，DRAM)是常用于在计算机系统运行期间暂时存储数据的两类存储器。虽然SRAM的存取速度通常提供比DRAM更快，但DRAM单元可以用更简单的结构来实现，因此更具成本效益。因此，DRAM常用于需要大存储器容量的应用中。然而，随着DRAM存储器容量的增加，可靠性问题也随之出现。
[0003]为了提高DRAM的可靠性，已经提出了修复机制。然而，修复机制引入的逻辑操作可能会降低DRAM的性能并增加其功耗。因此，需要在不降低DRAM的性能的情况下提高DRAM的可靠性。
[0004]先前技术的讨论仅用于背景信息。本先前技术中的陈述并非承认此部分中公开的主题构成本揭示内容的现有技术，并且本先前技术的任何部分均不得视为本申请的任何部分，包括先前技术的讨论，构成本揭示内容的现有技术。

技术实现思路

[0005]本揭示内容的一实施例提供一种存储器装置。存储器装置包括一第一存储器芯片、一非易失性存储器电路及一逻辑芯片。该第一存储器芯片包括一第一存储器空间及一第二存储器空间。该非易失性存储器电路用以储存对应于该第一存储器空间的一第一修复表档案。该逻辑芯片耦接至该第一存储器芯片及该非易失性存储器电路，该逻辑芯片用以根据一输入地址及该第一修复表档案的一比较结果而选择性地存取该第一存储器芯片的该第二存储器空间或该第一存储器空间。其中该第一存储器芯片不同于该逻辑芯片。
[0006]本揭示内容的另一实施例提供一种存储器系统。存储器系统包括该存储器装置及一控制器。该控制器用以产生该输入地址至该存储器装置。其中该控制器更用以利用一更新后修复表档案覆写该非易失性存储器电路中的该第一修复表档案。
[0007]本揭示内容的另一实施例提供一种控制一存储器装置的方法。该方法包括提供一存储器芯片，其包括一第一存储器空间及一第二存储器空间，产生对应于该第一存储器空间的一修复表档案，以及提供一逻辑芯片，以根据一输入地址及该修复表档案的一比较结果，选择性地存取该存储器芯片的该第二存储器空间或该第一存储器空间，其中该逻辑芯片不同于该存储器芯片。
附图说明
[0008]连同图示参照实施例与申请专利范围，可完整理解本揭示内容，图示中相似的元件符号指称相似元件。
[0009]图1绘示本揭示内容一实施例一存储器装置。
[0010]图2绘示本揭示内容一实施例的一存储器装置封装。
[0011]图3绘示本揭示内容另一实施例的一存储器装置封装。
[0012]图4绘示本揭示内容另一实施例的一存储器装置。
[0013]图5绘示本揭示内容另一实施例一存储器装置。
[0014]图6绘示本揭示内容另一实施例一存储器装置。
[0015]图7绘示本揭示内容一实施例的一存储器系统。
[0016]图8绘示本揭示内容一实施例，存储器装置的一方法的流程图。
[0017]图9绘示本揭示内容一实施例，用以产生修复表档案的子步骤。
[0018]图10绘示本揭示内容一实施例，用以提供逻辑芯片以存取存储器芯片的存储器空间的子步骤。
具体实施方式
[0019]下文的实施例以及附随图式，这些图式属于并构成本说明书的一部分，说明了本揭示内容的实施例，但本揭示内容不限于这些实施例。另外，以下实施例可以适当地结合起来完成另一个实施例。
[0020]本文所述的「一实施例」、「一个实施例」、「例示性实施例」、「其他实施例」、「另一实施例」等用语表示如此描述的本揭示内容的实施例可以包括特定特征、结构或特性，但并非每个实施例都必须包括该特定特征、结构或特性。此外，「在该实施例中」的重复使用不一定指称相同的实施例，但亦不排除此种用法。
[0021]为使本揭示内容更易于理解，以下提供详细的步骤和结构。显然，本揭示内容的实施并不限制本领域技术人员已知的具体细节。另外，对已知的结构和步骤不再赘述，以免对本揭示内容造成不必要的限制。下面将详细描述本揭示内容的较佳实施例。然而，除了实施例之外，本揭示内容还可以广泛地实施在其他实施例中。本揭示内容的范围不限于实施例，而是由申请专利范围所限定。
[0022]图1绘示根据本揭示内容一实施例的存储器装置100。所述存储器装置100包括一存储器芯片110、一非易失性存储器电路120及一逻辑芯片130。
[0023]于本实施例中，存储器芯片110包括由复数个动态随机存取存储器(DRAM)单元提供的一第一存储器空间AS1及一第二存储器空间AS2。一般来说，当存储器装置100接收一输入地址ADD1时，逻辑芯片130可存取第一存储器空间AS1中的输入地址ADD1。然而，由于不可控制的缺陷，第一存储器空间AS1中的某些地址可能失效，亦即，于储存DRAM单元中此种缺陷(或「失效」)地址的数据可能无法供正确存取。
[0024]于某些实施例中，第一存储器空间AS1中的失效地址可预先被侦测并被储存于修复表档案F1中。此外，所述修复表档案F1可以是一个查找表，并可针对致使失效的每一个地址，记录其在第二存储器空间AS2所对应的一特定地址。因此，若输入地址ADD1符合记录于修复表档案F1中的一地址，就表示第一存储器空间AS1中的输入地址ADD1可能无法被正确存取、或是对应于第一存储器空间AS1中的输入地址ADD1的存储器单元可能有缺陷。在这种情形中，逻辑芯片130会参照修复表档案F1以选择第二存储器空间AS2中的一特定地址来取代原始输入地址ADD1，而不会存取原始第一存储器空间AS1中的输入地址ADD1。亦即，逻辑芯片130可比较输入地址和记录于修复表档案F1中的地址，且逻辑芯片130可根据输入地址
及修复表档案F1的比较结果，而选择性地存取第一存储器空间AS1或第二存储器空间AS2。举例来说，若比较结果指出输入地址ADD1符合记录于修复表档案F1中的一地址，逻辑芯片130可利用该特定地址来存取存储器芯片110的第二存储器空间AS2。若比较结果指出输入地址ADD1不符合记录于修复表档案F1中的一地址，逻辑芯片130可利用该原始输入地址来存取存储器芯片110的第一存储器空间AS1。
[0025]如此一来，若第一存储器空间AS1中的某些地址无法被正确存取，第二存储器空间AS2便可作为一种备用空间，而在不改变或重新传送输入地址的情形下，借由参照修复表档案F1而使得读取或写入作业能够进行。由于第二存储器空间AS2是刻意创建出来用于备份第一存储器空间AS1中缺陷存储器单元的额外存储器空间，因此第二存储器空间AS2的存储器大小远小于第一存储器空间AS1。
[0026]于一实施例中，逻辑芯片130可经由其外部的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一存储器装置，包括：一第一存储器芯片，包括一第一存储器空间及一第二存储器空间；一非易失性存储器电路，用以储存对应于该第一存储器空间的一第一修复表档案；以及一逻辑芯片，耦接至该第一存储器芯片及该非易失性存储器电路，该逻辑芯片用以根据一输入地址及该第一修复表档案的一比较结果而选择性地存取该第一存储器芯片的该第二存储器空间或该第一存储器空间；其中该第一存储器芯片不同于该逻辑芯片。2.如权利要求1所述的存储器装置，其中：该非易失性存储器电路是形成于该第一存储器芯片中；该非易失性存储器电路是形成于该逻辑芯片中；或该非易失性存储器电路是形成于与该第一存储器芯片及该逻辑芯片不同的一第三芯片中。3.如权利要求1所述的存储器装置，更包括：复数个互连结构，夹设于该第一存储器芯片及该逻辑芯片间，以供电性连接该第一存储器芯片及该逻辑芯片。4.如权利要求1所述的存储器装置，更包括：一第一信号路径，用以连接该第一存储器空间及该逻辑芯片；以及一第二信号路径，用以连接该第二存储器空间及该逻辑芯片；其中当该比较结果指出该输入地址不符合记录于该第一修复表档案中的任一地址时，该逻辑芯片用以经由该第一信号路径存取该第一存储器空间中的该输入地址，且当该比较结果指出该输入地址符合记录于该第一修复表档案中的一地址时，该逻辑芯片用以经由该第二信号路径存取该第二存储器空间中的一特定地址。5.如权利要求4所述的存储器装置，其中该特定地址是记录于该第一修复表档案中。6.如权利要求4所述的存储器装置，其中该第一信号路径是由夹设于该第一存储器芯片及该逻辑芯片间的复数个第一互连结构所组成，且该第二信号路径是由夹设于该第一存储器芯片及该逻辑芯片间的复数个第二互连结构所组成。7.如权利要求1所述的存储器装置，其中：该第一存储器芯片更包括一第一电子身份标识(EID)，用于记录该第一存储器芯片的一第一识别数据；以及该第一修复表档案是与该第一存储器芯片的该第一识别数据的相关地储存于该非易失性存储器电路中。8.如权利要求7所述的存储器装置，更包括：一第二存储器芯片，其不同于该第一存储器芯片及该逻辑芯片，该第二存储器芯片包括一第三存储器空间及一第四存储器空间，该第二存储器芯片更包括一第二电子身份标识，用于记录该第二存储器芯片的一第二识别数据，其中该第三存储器空间的一第二修复表档案是与该第二识别数据相关地储存于该非易失性存储器电路中，且该逻辑芯片更用以：根据该输入地址选择该第一修复表档案及该第二修复表档案其中之一作为一所选修
复表档案，比较该输入地址与该所选修复表档案；以及当该所选修复表档案是该第二修复表档案时，根据该输入地址及该所选修复表档案的一比较结果，选择性地存取该第二存储器芯片的该第四存储器空间或该第三存储器空间。9.如权利要求1所述的存储器装置，其中该非易失性存储器电路为一可多次编程(multiple

【专利技术属性】
技术研发人员：阙欣男，陈文良，刘景宏，
申请(专利权)人：爱普科技股份有限公司，
类型：发明
国别省市：