存储单元、NAND串、存储单元阵列、数据读取和写入方法技术

本公开公开了一种存储单元、NAND串、存储单元阵列和数据存取方法，该存储单元包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接。相较于现有技术的NAND型存储器，包含该存储单元和/或NAND串和/或存储单元阵列的NAND型存储器具有更快的写入及刷新速度。速度。速度。

【技术实现步骤摘要】
存储单元、NAND串、存储单元阵列、数据读取和写入方法


[0001]本公开涉及半导体
，尤指一种存储单元、NAND串、存储单元阵列、数据读取和写入方法。

技术介绍

[0002]基本的NAND闪存块(如图1所示)采用NAND结构，即一列中的所有存储单元都是无接触串联，因此节省了大量的面积，提高了每位的密度，从而降低了成本。如果采用三维堆叠结构将进一步提高存储密度。NAND闪存块的基本存储单元是一个晶体管(如图2所示)，包含一个浮栅或电荷俘获层。在栅极和沟道之间的高电压(大约20V)下，通过F
‑
N隧穿和/或热注入可以实现电荷注入到浮栅中或从浮栅中射出。由于F
‑
N隧穿或热电流非常低，导致编程操作和擦除操作的速度较低。

技术实现思路

[0003]本公开提供了一种存储单元、NAND串、存储单元阵列、数据读取和写入方法。相较于现有技术的NAND型存储器，包含该存储单元和/或NAND串和/或存储单元阵列的NAND型存储器具有更快的写入及刷新速度。
[0004]本公开提供了一种存储单元，包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；
[0005]所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接。
[0006]一种示例性的实施例中，所述第一晶体管的第一极和所述第二晶体管的第二极相连。
[0007]一种示例性的实施例中，所述第一晶体管的第一极和所述第二晶体管的第二极不相连。
[0008]一种示例性的实施例中，所述第二晶体管为具有低关态电流的晶体管。
[0009]本公开提供了一种NAND串，所述NAND串包括第三晶体管、多个存储单元以及第四晶体管；
[0010]所述多个存储单元通过每个存储单元中的第一晶体管的沟道串联；所述第三晶体管、所述第四晶体管分别位于串联的多个存储单元的两端；所述第三晶体管、所述第四晶体管通过各自的沟道与串联的多个存储单元串联；
[0011]其中，所述多个存储单元中的每一个存储单元包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；
[0012]所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接。
[0013]一种示例性的实施例中，所述第一晶体管的第一极和所述第二晶体管的第二极相连，串联的多个存储单元中的所有第二晶体管的第二极均不相连。
[0014]一种示例性的实施例中，所述第一晶体管的第一极和所述第二晶体管的第二极不相连，串联的多个存储单元中的所有第二晶体管的第二极相连。
[0015]本公开提供了一种存储单元阵列，包括沿第一方向延伸的多条字线、沿第一方向延伸的漏极选择线、沿第一方向延伸的源线选择线、沿第一方向延伸的源线、以及分别连接到多条字线的多个NAND串；
[0016]其中，所述多条字线包括多条第一字线和多条第二字线；
[0017]每个NAND串的第三晶体管的栅极连接到漏极选择线；从每个NAND串的第三晶体管的第一极引出第一位线；每个NAND串的第四晶体管的栅极连接到源线选择线；每个NAND串的第四晶体管的第一极连接到源线；每个存储单元的第一字线连接端连接到相应的一条第一字线；每个存储单元的第二字线连接端连接到相应的一条第二字线；
[0018]其中，每个NAND串包括第三晶体管、多个存储单元以及第四晶体管；
[0019]所述多个存储单元中的每一个存储单元包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；
[0020]所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接；
[0021]所述多个存储单元通过每个存储单元中的第一晶体管的沟道串联；所述第三晶体管、所述第四晶体管分别位于串联的多个存储单元的两端；所述第三晶体管、所述第四晶体管通过各自的沟道与串联的多个存储单元串联；
[0022]所述第一晶体管的第一极和所述第二晶体管的第二极相连，串联的多个存储单元中的所有第二晶体管的第二极均不相连。
[0023]一种示例性的实施例中，所述存储单元阵列在第三方向上进行堆叠，形成三维堆叠结构。
[0024]本公开提供了一种存储单元阵列，包括沿第一方向延伸的多条字线、沿第一方向延伸的漏极选择线、沿第一方向延伸的源线选择线、沿第一方向延伸的源线、以及分别连接到多条字线的多个NAND串；
[0025]其中，所述多条字线包括多条第一字线和多条第二字线；
[0026]每个NAND串的第三晶体管的栅极连接到漏极选择线；从每个NAND串的第三晶体管的第一极引出第一位线；每个NAND串的第四晶体管的栅极连接到源线选择线；每个NAND串的第四晶体管的第一极连接到源线；每个存储单元的第一字线连接端连接到相应的一条第一字线；每个存储单元的第二字线连接端连接到相应的一条第二字线；
[0027]其中，每个NAND串包括第三晶体管、多个存储单元以及第四晶体管；
[0028]所述多个存储单元中的每一个存储单元包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；
[0029]所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接；
[0030]所述多个存储单元通过每个存储单元中的第一晶体管的沟道串联；所述第三晶体管、所述第四晶体管分别位于串联的多个存储单元的两端；所述第三晶体管、所述第四晶体管通过各自的沟道与串联的多个存储单元串联；
[0031]所述第一晶体管的第一极和所述第二晶体管的第二极不相连，串联的多个存储单元中的所有第二晶体管的第二极相连。
[0032]一种示例性的实施例中，所述存储单元阵列在第三方向上进行堆叠，形成三维堆叠结构。
[0033]本公开提供了一种数据读取方法，应用于上述的存储单元阵列。
[0034]该方法包括当读取目标存储单元中的数据时，向所述第二字线施加低电压以关断所有第二晶体管；所读取的存储单元所在的字线或所读取的存储单元的第一晶体管的栅极处于预设电压；向第一字线、漏极选择线和源线选择线施加高电压。
[0035]本公开提供了一种数据写入方法，该方法包括：当对目标存储单元写入数据时，向行编号小于X所在的第一字线、以及源线选择线施加低电压以关断相关联的晶体管；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，其特征在于，包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接。2.如权利要求1所述的存储单元，其特征在于，所述第一晶体管的第一极和所述第二晶体管的第二极相连。3.如权利要求1所述的存储单元，其特征在于，所述第一晶体管的第一极和所述第二晶体管的第二极不相连。4.如权利要求1所述的存储单元，其特征在于，所述第二晶体管为具有低关态电流的晶体管。5.一种NAND串，其特征在于，所述NAND串包括第三晶体管、多个存储单元以及第四晶体管；所述多个存储单元通过每个存储单元中的第一晶体管的沟道串联；所述第三晶体管、所述第四晶体管分别位于串联的多个存储单元的两端；所述第三晶体管、所述第四晶体管通过各自的沟道与串联的多个存储单元串联；其中，所述多个存储单元中的每一个存储单元包括第一晶体管和第二晶体管；所述第一晶体管包括第一极、第二极、以及两个独立的栅极：第一栅极和第二栅极；所述第二晶体管包括第一极、第二极和栅极；所述第一晶体管的第一栅极作为第一字线连接端；所述第二晶体管的栅极作为第二字线连接端；所述第一晶体管的第二栅极与所述第二晶体管的第一极连接。6.如权利要求5所述的NAND串，其特征在于，所述第一晶体管的第一极和所述第二晶体管的第二极相连，串联的多个存储单元中的所有第二晶体管的第二极均不相连。7.如权利要求5所述的NAND串，其特征在于，所述第一晶体管的第一极和所述第二晶体管的第二极不相连，串联的多个存储单元中的所有第二晶体管的第二极相连。8.一种存储单元阵列，其特征在于，包括沿第一方向延伸的多条字线、沿第一方向延伸的漏极选择线、沿第一方向延伸的源线选择线、沿第一方向延伸的源线、以及分别连接到多条字线的多个NAND串；其中，所述多条字线包括多条第一字线和多条第二字线；每个NAND串为权利要求6所述的NAND串；每个NAND串的第三晶体管的栅极连接到漏极选择线；从每个NAND串的第三晶体管的第一极引出第一位线；每个NAND串的第四晶体管的栅极连接到源线选择线；每个NAND串的第四晶体管的第一极连接到源线；每个...

【专利技术属性】
技术研发人员：朱正勇，康卜文，戴瑾，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：