乘积累加计算电路和乘积累加计算方法技术

公开了乘积累加计算电路和乘积累加计算方法。所述乘积累加(MAC)计算电路，包括：位单元阵列，被配置为生成与输入信号的MAC运算结果对应的模拟输出；第一模数转换(ADC)电路，被配置为：确定与模拟输出对应的数字输出的较高部分；以及第二ADC电路，被配置为：基于与所述较高部分对应的参考电压，确定数字输出的较低部分。部分。部分。

【技术实现步骤摘要】
乘积累加计算电路和乘积累加计算方法
[0001]本申请要求于2021年5月6日在韩国知识产权局提交的第10
‑
2021
‑
0058338号韩国专利申请的权益，所述韩国专利申请的全部公开出于所有目的通过引用包括于此。


[0002]下面的描述涉及具有乘积累加(multiply
‑
accumulate，MAC)运算的设备和方法。

技术介绍

[0003]向量矩阵乘法运算(也称为乘积累加(MAC)运算)可影响应用的性能。例如，在包括多个层的神经网络的机器学习和认证操作(authentication operation)中，可执行MAC运算。输入信号可被认为形成输入向量，并且可以是用于图像、字节流或其他数据集的数据。输出向量可从通过将输入信号乘以权重并累加输入信号与权重的乘积而获得的MAC运算的结果而获得，并且可作为下一层的输入向量而被提供。当针对多个层重复这样的MAC运算时，神经网络处理性能可取决于MAC运算的性能。

技术实现思路

[0004]提供本
技术实现思路
以简化的形式介绍在下面的具体实施方式中进一步描述的构思的选择。本
技术实现思路
不意在确定要求保护的主题的关键特征或必要特征，也不意在用于帮助确定要求保护的主题的范围。
[0005]在一个总体方面，一种乘积累加(MAC)计算电路包括：位单元阵列，被配置为：生成与输入信号的MAC运算结果对应的模拟输出；第一模数转换(ADC)电路，被配置为：确定与模拟输出对应的数字输出的较高部分；以及第二ADC电路，被配置为：基于与所述较高部分对应的参考电压，确定数字输出的较低部分。
[0006]为了确定所述较高部分，第一ADC电路可被配置为：根据初级参考电压将模拟输出与粗略范围进行比较，并从粗略范围中确定模拟输出所属的第一范围，并且第一范围可对应于数字输出的较高部分。
[0007]为了确定所述较低部分，第二ADC电路可被配置为：根据包括所述参考电压的次级参考电压将模拟输出与第一范围的精细范围进行比较，并从精细范围中确定模拟输出所属的第二范围，并且第二范围可对应于数字输出的较低部分。
[0008]初级参考电压可基于模拟输出来设置。
[0009]第一ADC电路可以是逐次逼近寄存器(SAR)ADC电路，并且第二ADC电路可以是闪存ADC电路。
[0010]数字输出可为6位宽，所述较高部分可为2位宽，并且较低部分可为4位宽。
[0011]位单元阵列可包括多条输入线和多条输出线，并且所述多条输出线之中的第一输出线的第一模拟输出可对应于第一MAC运算的结果，第一MAC运算在通过输入信号施加到第一输出线的电压值与属于第一输出线的位单元的电阻值之间执行。
[0012]所述MAC计算电路可包括：电容器阵列，被配置为将模拟输出的电流值转换为电压
值。
[0013]位单元阵列可包括多个位单元组，每个位单元组包括多条输出线，并且属于所述多个位单元组中的第一位单元组的第一输出线可共享分配给第一位单元组的第一ADC块和第一电容器阵列。
[0014]第一电容器阵列可包括：第一电容器，被配置为：对第一输出线之中的第一子组的输出线的输出进行采样；以及第二电容器，被配置为：对第一输出线之中的第二子组的输出线的输出进行采样。
[0015]第一ADC块可包括第一ADC电路和第二ADC电路，并且第一ADC电路和第二ADC电路可基于流水线进行操作。
[0016]第一ADC电路可被配置为：在第一时间间隔内确定第一子组的输出线的输出的数字较高部分，第二ADC电路可被配置为：在第二时间间隔内确定第一子组的输出线的输出的数字较低部分，第一ADC电路可被配置为：在第三时间间隔内确定第二子组的输出线的输出的数字较高部分，并且第三时间间隔的至少一部分可根据流水线与第二时间间隔重叠。
[0017]第一输出线之中的偶数编号的输出线可属于第一子组，第一输出线之中的奇数编号的输出线可属于第二子组。
[0018]所述MAC计算电路可包括：多个电容器阵列，被配置为对模拟输出进行采样；多个第一ADC电路，包括第一ADC电路；以及多个第二ADC电路，包括第二ADC电路。
[0019]在另一总体方面，一种电子设备包括MAC计算电路和处理器，处理器被配置为基于数字输出生成与输入信号对应的输入的识别结果。
[0020]在另一总体方面，一种乘积累加(MAC)计算电路包括：位单元阵列，被配置为：使用多个位单元组生成与输入信号的MAC运算结果对应的模拟输出，每个位单元组包括多条输出线；多个电容器阵列，被配置为：对模拟输出进行采样，所述多个电容器阵列被分配给所述多个位单元组中的每个位单元组；多个第一模数转换(ADC)电路，被配置为：确定与模拟输出对应的数字输出的较高部分，所述多个第一ADC电路连接到所述多个电容器阵列；以及多个第二ADC电路，被配置为：基于与所述较高部分对应的参考电压，确定数字输出的较低部分。
[0021]所述MAC计算电路可包括：参考生成器，被配置为生成参考电压候选；以及参考选择器，被配置为：从参考电压候选中选择与数字输出的较高部分对应的参考电压。
[0022]为了生成参考电压候选，参考生成器可被配置为：基于模拟输出来确定参考电压候选的至少一部分。
[0023]属于所述多个位单元组中的第一位单元组的第一输出线可共享所述多个电容器阵列、所述多个第一ADC电路和所述多个第二ADC电路之中的被分配给第一位单元组的第一电容器阵列、第一ADC电路和第二ADC电路。
[0024]第一电容器阵列可包括：第一电容器，被配置为对第一输出线之中的第一子组的输出线的输出进行采样；以及第二电容器，被配置为对第一输出线之中的第二子组的输出线的输出进行采样，并且第一ADC电路和第二ADC电路可基于流水线进行操作。
[0025]为了确定所述较高部分，第一ADC电路可被配置为：根据初级参考电压将模拟输出与粗略范围进行比较，并从粗略范围中确定模拟输出所属的第一范围，为了确定所述较低部分，第二ADC电路可被配置为：根据包括所述参考电压的次级参考电压将模拟输出与第一
范围的精细范围进行比较，并从精细范围中确定模拟输出所属的第二范围。
[0026]在另一总体方面，一种乘积累加(MAC)计算方法包括：使用位单元阵列生成与输入信号的MAC运算结果对应的模拟输出；使用第一模数转换(A DC)电路确定与模拟输出对应的数字输出的较高部分；基于所述较高部分设置第二ADC电路的参考电压；以及使用第二ADC电路确定数字输出的较低部分。
[0027]在另一总体方面，一种电子设备包括：位单元阵列，被配置为：生成与输入信号的乘积累加(MAC)运算结果对应的模拟输出；第一模数转换(ADC)电路，被配置为：通过将模拟输出与一个或多个初级参考值进行比较，确定与模拟输出对应的数字输出的高阶位，所述一个或多个初级参考值基于输入信号值范围的最大值来确定；以及第二ADC电路，被配置为：通过将模拟输出与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种乘积累加计算电路，包括：位单元阵列，被配置为：生成与输入信号的乘积累加运算结果对应的模拟输出；第一模数转换电路，被配置为：确定与模拟输出对应的数字输出的较高部分；以及第二模数转换电路，被配置为：基于与所述较高部分对应的参考电压，确定数字输出的较低部分。2.根据权利要求1所述的乘积累加计算电路，其中，为了确定所述较高部分，第一模数转换电路被配置为：根据初级参考电压将模拟输出与多个粗略范围进行比较，并从所述多个粗略范围中确定模拟输出所属的第一范围，并且第一范围对应于数字输出的较高部分。3.根据权利要求2所述的乘积累加计算电路，其中，为了确定所述较低部分，第二模数转换电路被配置为：根据包括所述参考电压的次级参考电压将模拟输出与第一范围内的多个精细范围进行比较，并从所述多个精细范围中确定模拟输出所属的第二范围，并且第二范围对应于数字输出的较低部分。4.根据权利要求2所述的乘积累加计算电路，其中，初级参考电压基于模拟输出来设置。5.根据权利要求1所述的乘积累加计算电路，其中，第一模数转换电路是逐次逼近寄存器模数转换电路，并且第二模数转换电路是闪存模数转换电路。6.根据权利要求1所述的乘积累加计算电路，其中，数字输出为6位宽，所述较高部分为2位宽，并且所述较低部分为4位宽。7.根据权利要求1至权利要求6中的任意一项所述的乘积累加计算电路，其中，位单元阵列包括多条输入线和多条输出线，并且所述多条输出线之中的第一输出线的第一模拟输出对应于第一乘积累加运算的结果，第一乘积累加运算在通过输入信号施加到第一输出线的电压值与属于第一输出线的位单元的电阻值之间执行。8.根据权利要求1至权利要求6中的任意一项所述的乘积累加计算电路，还包括：电容器阵列，被配置为将模拟输出的电流值转换为电压值。9.根据权利要求1至权利要求6中的任意一项所述的乘积累加计算电路，其中，位单元阵列包括多个位单元组，每个位单元组包括多条输出线，并且属于所述多个位单元组中的第一位单元组的第一输出线共享分配给第一位单元组的第一模数转换块和第一电容器阵列。10.根据权利要求9所述的乘积累加计算电路，其中，第一电容器阵列包括：第一电容器，被配置为：对第一输出线之中的第一子组的输出线的输出进行采样；以及第二电容器，被配置为：对第一输出线之中的第二子组的输出线的输出进行采样。11.根据权利要求10所述的乘积累加计算电路，其中，第一模数转换块包括第一模数转换电路和第二模数转换电路，并且
第一模数转换电路和第二模数转换电路基于流水线进行操作。12.根据权利要求11所述的乘积累加计算电路，其中，第一模数转换电路被配置为：在第一时间间隔内确定第一子组的输出线的输出的数字较高部分，第二模数转换电路被配置为：在第二时间间隔内确定第一子组的输出线的输出的数字较低部分，第一模数转换电路被配置为：在第三时间间隔内确定第二子组的输出线的输出的数字较高部分，以及第三时间间隔的至少一部分根据流水线与第二时间间隔重叠。13.根据权利要求10所述的乘积累加计算电路，其中，第一输出线之中的偶数编号的输出线属于第一子组，第一输出线之中的奇数编号的输出线属于第二子组。14.根据权利要求1所述的乘积累加计算电路，还包括：多个电容器阵列，被配置为对模拟输出进行采样；多个第一模数转换电路，包括第一模数转换电路；以及多个第二模数转换电路，包括第二模数转换电路。15.一种电子设备，包括：根据权利要求1至权利要求14中的任意一项所述的乘积累加计算电路；以及处理器，被配置为...

【专利技术属性】
技术研发人员：李亨优，金尚骏，尹石柱，郑丞哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：