半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法，制备方法包括：提供衬底，衬底包括阵列区和位于阵列区外围的外围区，阵列区内形成有器件结构，外围区形成内有栅极结构；形成初始氧化层，初始氧化层覆盖阵列区、外围区裸露的表面以及栅极结构；去除位于阵列区、位于外围区裸露的表面及位于栅极结构顶部的初始氧化层，以于栅极结构的侧壁形成第一氧化层；对外围区的有源区进行离子注入，以于有源区内形成源区及漏区；形成氮化层和第二氧化层，氮化层覆盖阵列区和外围区，第二氧化层覆盖阵列区以及栅极结构之间的氮化层上。本发明专利技术有利于位线所在金属层完全蚀刻。层完全蚀刻。层完全蚀刻。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)是计算机等电子设备中常用的半导体结构。DRAM由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线(word line，简称WL)电连接，晶体管的源极与位线(bit line，简称BL)电连接，晶体管的漏极与电容器电连接。通过字线上的电压控制晶体管的开启与关闭，从而通过位线读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
[0003]DRAM通常划分为阵列区和位于阵列区外围的外围区。相关技术中，于外围区内栅极结构的两侧形成侧墙之后，阵列区会在位线所在的金属层上形成氧化层
‑
氮化层
‑
氧化层的叠层结构。
[0004]随着半导体技术的发展，DRAM的器件结构尺寸正在逐渐减小，位线的线宽也随之减小，使得在位线制造过程中对掩膜层的要求越来越高。然而，氧化层
‑
氮化层
‑
氧化层的叠层结构的出现会加剧蚀刻工艺中的负载效应(loading effect)，其作为掩膜层会导致位线所在金属层的蚀刻不足，从而影响到位线的正常工作，进而降低器件的良率和性能。

技术实现思路

[0005]基于此，有必要针对现有技术中的位线所在金属层蚀刻不足的问题提供一种半导体结构及其制备方法。
[0006]为了实现上述目的，一方面，本专利技术提供了一种半导体结构的制备方法，所述制备方法包括：
[0007]提供衬底，所述衬底包括阵列区和位于所述阵列区外围的外围区，所述阵列区内形成有器件结构，所述外围区形成内有栅极结构；
[0008]形成初始氧化层，所述初始氧化层覆盖所述阵列区、所述外围区裸露的表面以及所述栅极结构；
[0009]去除位于所述阵列区、位于所述外围区裸露的表面及位于所述栅极结构顶部的所述初始氧化层，以于所述栅极结构的侧壁形成第一氧化层；
[0010]对所述外围区的有源区进行离子注入，以于所述有源区内形成源区及漏区；
[0011]形成氮化层和第二氧化层，所述氮化层覆盖所述阵列区和所述外围区，所述第二氧化层覆盖所述阵列区以及所述栅极结构之间的所述氮化层上。
[0012]在其中一个实施例中，所述栅极结构间隔排布于所述外围区的有源区，所述栅极结构包括由下至上依次叠置的栅氧层、阻挡层、导电层及绝缘层，所述绝缘层位于所述导电层的上表面，且覆盖所述导电层、阻挡层以及栅氧层的侧壁。
[0013]在其中一个实施例中，对所述外围区的有源区进行离子注入的步骤包括：
[0014]形成光刻胶层，所述光刻胶层覆盖所述阵列区和所述外围区；
[0015]图案化所述光刻胶层，以暴露所述外围区的有源区；
[0016]以所述图案化后的光刻胶层及所述栅极结构为掩膜，对所述有源区进行离子注入；
[0017]去除所述光刻胶层。
[0018]在其中一个实施例中，对所述外围区的有源区进行离子注入包括对所述有源区进行N型离子注入，以形成N型晶体管，或对所述有源区进行P型离子注入，以形成P型晶体管。
[0019]在其中一个实施例中，形成氮化层和第二氧化层的步骤包括：
[0020]依次沉积氮化层和第二氧化层，所述氮化层和所述第二氧化层覆盖所述阵列区和所述外围区；
[0021]平坦化所述第二氧化层。
[0022]在其中一个实施例中，所述制备方法还包括：
[0023]刻蚀位于所述阵列区的所述第二氧化层、所述氮化层和器件结构，以形成位线结构。
[0024]在其中一个实施例中，所述制备方法还包括：
[0025]于所述阵列区的有源区中开设位线接触孔；
[0026]形成位线接触层，所述位线接触层填满所述位线接触孔。
[0027]在其中一个实施例中，所述制备方法还包括：
[0028]形成填充介质层，所述填充介质层填满相邻所述位线结构之间的间隙。
[0029]在其中一个实施例中，所述器件结构包括位线介质层、位线接触层、位线导电层和位线绝缘层；所述位线介质层、所述位线导电层、所述位线绝缘层依次层叠在所述衬底上，所述位线介质层内设有延伸至所述衬底内有源区的位线接触孔，所述位线接触层位于所述位线接触孔内。
[0030]本专利技术还提供了一种半导体结构，所述半导体结构包括：
[0031]衬底，包括阵列区和位于所述阵列区外围的外围区，所述阵列区内形成有器件结构，所述外围区内形成有栅极结构；
[0032]第一氧化层，位于所述栅极结构的侧壁上；
[0033]氮化层，覆盖所述阵列区和所述外围区；
[0034]第二氧化层，覆盖所述阵列区以及所述栅极结构之间的所述氮化层上。
[0035]在其中一个实施例中，所述栅极结构间隔排布于所述外围区的有源区，所述栅极结构包括由下至上依次叠置的栅氧层、阻挡层、导电层及绝缘层，所述绝缘层位于所述导电层的上表面，且覆盖所述导电层、阻挡层以及栅氧层的侧壁。
[0036]在其中一个实施例中，所述外围区的有源区包括源区和漏区，所述源区和所述漏区位于所述栅极结构的相反两侧。
[0037]在其中一个实施例中，注入N型离子的所述源区和所述漏区与所述栅极结构组成N型晶体管，注入P型离子的所述源区和所述漏区与所述栅极结构组成P型晶体管。
[0038]在其中一个实施例中，所述半导体结构还包括：
[0039]氮化层，覆盖所述阵列区和所述外围区；
[0040]第二氧化层，覆盖所述阵列区以及所述栅极结构之间的所述氮化层上。
[0041]在其中一个实施例中，所述半导体结构还包括：
[0042]位线接触孔，位于所述阵列区的有源区中；
[0043]位线接触层，填满所述位线接触孔。
[0044]在其中一个实施例中，所述器件结构包括位线介质层、位线接触层、位线导电层和位线绝缘层；所述位线介质层、所述位线导电层、所述位线绝缘层依次层叠在所述衬底上，所述位线介质层内设有延伸至所述衬底内有源区的位线接触孔，所述位线接触层位于所述位线接触孔内。
[0045]本专利技术的半导体结构及其制备方法具有如下有益效果：
[0046]本专利技术的半导体结构的制备方法，提供的衬底包括阵列区和位于阵列区外围的外围区，阵列区内形成有器件结构，外围区形成有栅极结构，先形成初始氧化层，初始氧化层覆盖阵列区、外围区裸露的表面以及栅极结构，再去除位于阵列区、位于外围区裸露的表面及位于栅极结构顶部的初始氧化层，以于栅极结构的侧壁形成第一氧化层，这样第一氧化层仅位于栅极结构的侧壁上，未保留在阵列区，后续阵列区不会形成氧化层
‑
氮化层
‑
氧化层的叠层结构，使得位线所在金属层能够充分刻蚀，从而得到完整的位线结构，避免影响到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，所述制备方法包括：提供衬底，所述衬底包括阵列区和位于所述阵列区外围的外围区，所述阵列区内形成有器件结构，所述外围区内形成有栅极结构；形成初始氧化层，所述初始氧化层覆盖所述阵列区、所述外围区裸露的表面以及所述栅极结构；去除位于所述阵列区、位于所述外围区裸露的表面及位于所述栅极结构顶部的所述初始氧化层，以于所述栅极结构的侧壁形成第一氧化层；对所述外围区的有源区进行离子注入，以于所述有源区内形成源区及漏区；形成氮化层和第二氧化层，所述氮化层覆盖所述阵列区和所述外围区，所述第二氧化层覆盖所述阵列区以及所述栅极结构之间的所述氮化层上。2.根据权利要求1所述的制备方法，其特征在于，所述栅极结构间隔排布于所述外围区的有源区，所述栅极结构包括由下至上依次叠置的栅氧层、阻挡层、导电层及绝缘层，所述绝缘层位于所述导电层的上表面，且覆盖所述导电层、阻挡层以及栅氧层的侧壁。3.根据权利要求1所述的制备方法，其特征在于，对所述外围区的有源区进行离子注入的步骤包括：形成光刻胶层，所述光刻胶层覆盖所述阵列区和所述外围区；图案化所述光刻胶层，以暴露所述外围区的有源区；以所述图案化后的光刻胶层及所述栅极结构为掩膜，对所述有源区进行离子注入；去除所述光刻胶层。4.根据权利要求3所述的制备方法，其特征在于，对所述外围区的有源区进行离子注入包括对所述有源区进行N型离子注入，以形成N型晶体管，或对所述有源区进行P型离子注入，以形成P型晶体管。5.根据权利要求1所述的制备方法，其特征在于，形成氮化层和第二氧化层的步骤包括：依次沉积氮化层和第二氧化层，所述氮化层和所述第二氧化层覆盖所述阵列区和所述外围区；平坦化所述第二氧化层。6.根据权利要求5所述的制备方法，其特征在于，所述制备方法还包括：刻蚀位于所述阵列区的所述第二氧化层、所述氮化层和器件结构，以形成位线结构。7.根据权利要求6所述的制备方法，其特征在于，所述制备方法还包括：于所述阵列区的有源区中开设位线接触孔；形成位线接触层，所述位线接触层填满所述位线接触孔。8.根据权利要求6所述的制备方...

【专利技术属性】
技术研发人员：赵行乐，孙正庆，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：