一种基于混合键合工艺的半导体连接中介层及其使用方法技术

本发明专利技术属于半导体封装领域，具体公开了一种基于混合键合工艺的半导体连接中介层及其使用方法；中介层包括中介层晶圆、分别设置于中介层晶圆两端面的接点以及用于将两接点电气连接的导通结构；电气连接的两接点在垂直方向的投影存在不重合部分；本申请通过在中介层晶圆两端面设有在垂直方向投影不完全重合的接点，用于分别和位于中介层两端的芯片晶圆上的接点对正，可在不改变芯片晶圆和接点设计的情况下，完成芯片晶圆间信号的连接，并保证两芯片晶圆在垂直方向的投影重合；且通过混合键合技术可有效降低芯片晶圆间的电容，降低通道间功率。间功率。间功率。

【技术实现步骤摘要】
一种基于混合键合工艺的半导体连接中介层及其使用方法


[0001]本专利技术涉及半导体封装领域，具体涉及一种基于混合键合工艺的半导体连接中介层及其使用方法。

技术介绍

[0002]打线封装、覆晶封装虽是目前市场上IC主流互连技术，但在电子装置体积与功能要求及芯片朝更高效能发展下，2.5D封装所需的互连技术转向以TSV、RDL为主，而硅桥芯片则是相对新兴的互连解决方案。多数IDM、晶圆代工与委外半导体封测(OSAT)业者均已布局TSV、RDL技术，而英特尔(Intel)、台积电(2330)、硅品则另有硅桥芯片解决方案。
[0003]由于高效能运算(HPC)芯片对效能、封装密度要求持续提升，微凸块技术虽可实现HPC芯片3D封装需求，但面对更高I/O数、更低功耗的发展趋势下，混合键合(hybrid bonding)技术因可进一步缩小键合间距(bond pitch)，提高I/O密度、带宽密度(bandwidth density)、降低功耗等优点，可望成为未来HPC芯片互连的新方案，吸引包含英特尔、台积电与格芯(GlobalFoundries)等业者投入混合键合技术开发。
[0004]3D封装的信号互连有打线(wire bonding)，微凸点键合(micro bump bonding)及混合键合(hybrid bonding)三种方式。打线方式的最小间距约为50um，微凸点键合的最小间距约为20
‑
30um，混合键合最小间距可以小于10um。
[0005]混合键合(Hybrid Bonding)技术可以在芯片之间实现更多的互连，并带来更低的电容，降低每个通道的功率，并让我们朝着提供最好产品的方向发展。
[0006]附图2是传统凸点焊接技术和H ybrid Bonding混合键合技术的比较，混合键合技术需要新的制造、操作、清洁和测试方法。混合键合技术的优势包括：有更高的电流负载能力，可扩展的间距小于1微米，并且具有更好的热性能。
[0007]混合键合(hybrid bonding)的制程方式主要有两种，晶圆对晶圆接合技术(Wafer
‑
to
‑
Wafer Hybrid Bonding)及裸晶对晶圆的混合键合(Chip
‑
to
‑
Wafer Hybrid Bonding)。
[0008]晶圆对晶圆接合技术(Wafer
‑
to
‑
Wafer Hybrid Bonding)能让芯片制造商在单一晶圆上设计特定芯片架构，并在另一片晶圆上设计不同的架构，再藉由这两片晶圆的接合，制造出完整的装置。因为是两片晶圆对接，所以两片晶圆的芯片尺寸要一样，对接的接点位置也要设计一样。单一晶圆的良率会影响两片晶圆对接后的良率。
[0009]裸晶对晶圆的混合键合(Chip
‑
to
‑
Wafer Hybrid Bonding)，这是裸晶对晶圆混合键合。将已知好的芯片混合键合到另一片晶圆的芯片(已知好的芯片)的相对位置。
[0010]好处是两种芯片不需要同一尺寸，成本可以降低及良率可以提升。
[0011]但现有技术中不管晶圆对晶圆接合或裸晶对晶圆接合，各芯片设计时，各对接的接点位置一定要在相对应的位置，若位置设计不对，接点无法对接，信号就无法顺利连接及传送。

技术实现思路

[0012]本专利技术的目的在于提供一种基于混合键合工艺的半导体连接中介层及其使用方法，解决以下技术问题：
[0013](1)在不改变芯片的设计之下，利用中介层的布线及通过硅通孔(TSV,through silicon via)，将I/O信号做转换，以利芯片间信号的连接。
[0014]本专利技术的目的可以通过以下技术方案实现：
[0015]一种基于混合键合工艺的半导体连接中介层，所述中介层包括晶圆、分别设置于晶圆两端面的接点以及用于将两接点电气连接的导通结构；电气连接的两接点在垂直方向的投影存在不重合部分。
[0016]作为本专利技术进一步的方案：所述导通结构为再分配层和硅通孔技术制备的通路。
[0017]本申请还公开了基于混合键合工艺的半导体连接中介层的使用方法,包括以下步骤：
[0018]S1.附着面打磨，将中介层晶圆待与芯片附着的表面进行打磨抛光，获得洁净的晶圆表面并暴露出接点；
[0019]S2.附着面对接，将中介层晶圆端面待连接的芯片晶圆对接，确保中介层接点与芯片晶圆表面接点对正，并在接点对正后对中介层和芯片进行升温加热处理后进行退火处理。
[0020]作为本专利技术进一步的方案：步骤S1中对晶圆进行打磨时，着重打磨接点表面，得到用于在退火膨胀过程中预留空间的略微凹陷的接点表面。
[0021]作为本专利技术进一步的方案：步骤S1中将中介层晶圆设置有接点的两端面和两待连接的芯片晶圆设置有接点的端面进行打磨，并在打磨后采用等离子清洗剂对打磨后的端面进行制程清洁，并在步骤S2中将两芯片晶圆同时与中介层晶圆对正，再进行加热和退火处理，得到芯片晶圆
‑
中介层晶圆
‑
芯片晶圆的混合键合堆栈结构。
[0022]作为本专利技术进一步的方案：步骤S1中将中介层晶圆设置有接点的一端端面和待连接的一芯片晶圆设置有接点的端面进行打磨，并在打磨后采用等离子清洗剂对打磨后的端面进行制程清洁，并在步骤S2中将一芯片晶圆与中介层晶圆对正，再进行加热和退火处理；重复上述操作以将另一芯片晶圆与中介层晶圆的另一端面进行打磨、清洁、对正、加热和退火，得到芯片晶圆
‑
中介层晶圆
‑
芯片晶圆的混合键合堆栈结构。
[0023]作为本专利技术进一步的方案：所述中介层晶圆和芯片晶圆的端面上均具有复数个接点，在进行对正前，将至少一个芯片晶圆进行切割得到复数个至少含有一个接点的微芯片，并将得到的复数个微芯片上的接点与中介层晶圆上接点对正，并继续进行加热和退火处理，得到芯片晶圆
‑
中介层晶圆
‑
微芯片或微芯片
‑
中介层晶圆
‑
微芯片的混合键合堆栈结构。
[0024]作为本专利技术进一步的方案：所述接点材质为铜、金或银中的一种。
[0025]本专利技术的有益效果：
[0026](1)本申请通过在中介层晶圆两端面设有在垂直方向投影不完全重合的接点，用于分别和位于中介层两端的芯片晶圆上的接点对正，可在不改变芯片晶圆和接点设计的情况下，完成芯片晶圆间信号的连接，并保证两芯片晶圆在垂直方向的投影重合；且通过混合键合技术可有效降低芯片晶圆间的电容，降低通道间功率。
附图说明
[0027]下面结合附图对本专利技术作进一步的说明。
[0028]图1是本专利技术一种基于混合键合工艺的半导体连接中介层与晶圆对正后的结构剖面图；
[0029]图2是本专利技术具有电磁干扰屏蔽的芯片级封装及其制造方法设置重布线层及第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于混合键合工艺的半导体连接中介层，其特征在于，包括中介层晶圆(22)、分别设置于中介层晶圆(22)两端面的接点(3)以及用于将两接点(3)电气连接的导通结构；电气连接的两接点(3)在垂直方向的投影存在不重合部分。2.根据权利要求1所述的基于混合键合工艺的半导体连接中介层,其特征在于，所述导通结构为再分配层(21)和硅通孔(23)技术制备的通路。3.根据权利要求1所述基于混合键合工艺的半导体连接中介层的使用方法,其特征在于，包括以下步骤：S1.附着面打磨，将中介层晶圆(22)待与芯片(1)附着的表面进行打磨抛光，获得洁净的中介层晶圆(22)表面并暴露出接点(3)；S2.附着面对接，将中介层晶圆(22)端面待连接的芯片晶圆对接，确保中介层(2)接点(3)与芯片晶圆表面接点(3)对正，并在接点(3)对正后对中介层(2)和芯片(1)进行升温加热处理后进行退火处理。4.根据权利要求3所述基于混合键合工艺的半导体连接中介层的使用方法,其特征在于，步骤S1中对中介层晶圆(22)进行打磨时，着重打磨接点(3)表面，得到用于在退火膨胀过程中预留空间的凹陷的接点(3)表面。5.根据权利要求4所述的基于混合键合工艺的半导体连接中介层的使用方法,其特征在于，步骤S1中将中介层晶圆(22)设置有接点(3)的两端面和两待连接的芯片晶圆设置有接点(3)的端面进行打磨，并在打磨后采用等离子清洗剂对打磨后的端面进行制程清洁，并在步骤S2中将两芯片晶圆同时与中介层晶圆(22)对正，再进行加热和退火处理，得到芯片晶圆

【专利技术属性】
技术研发人员：方立志，
申请(专利权)人：艾司博国际有限公司，
类型：发明
国别省市：