隔离电容的制备方法、隔离电容及封装结构技术

本发明专利技术提供了一种隔离电容的制备方法、隔离电容及封装结构。所述隔离电容包括：基底，包括分立的第一基岛和第二基岛；彼此独立的第一电容下极板及第二电容下极板，分别位于所述第一基岛和第二基岛上；绝缘结构，设置在所述第一电容下极板与所述第二电容下极板之间，所述绝缘结构表面高于所述第一电容下极板及所述第二电容下极板的表面；第一电容介质层和第二电容介质层，分别位于所述第一、第二电容下极板表面，且分别设置在所述绝缘结构两侧；电容上极板，设置在所述绝缘结构表面、所述第一电容介质层表面及所述第二电容介质层表面。本发明专利技术通过提供一种隔离电容的制备方法、隔离电容及封装结构，提高了隔离电容的隔离度。提高了隔离电容的隔离度。提高了隔离电容的隔离度。

【技术实现步骤摘要】
隔离电容的制备方法、隔离电容及封装结构


[0001]本专利技术涉及半导体领域，尤其涉及一种隔离电容的制备方法、隔离电容及封装结构。

技术介绍

[0002]在现有的芯片制造工艺中，由于目前的主流工艺厂商的芯片制作流程固定，其芯片的金属/介质层数固定，最大隔离耐压能力直接受芯片的金属/介质层数限制，封装结构受限于高度，无法增加介质层厚度。
[0003]目前的隔离电容大多为片上电容，以芯片内部的低层次金属为电容下极板，高层次金属/顶层金属为电容上极板，下极板通过芯片内部金属层与电路连接，上极板通过芯片pad与外部连接。
[0004]片上隔离电容广泛应用于标准数字隔离、隔离运放、隔离驱动等隔离芯片中。随着应用场景的转变与进化，针对片上隔离电容的电压隔离度的需求愈发严苛，由原有的3kV、5kV发展至如今的7kV、8kV，各种应用场景在未来对电压隔离度这一指标将会有更高的要求。目前制约片上电容隔离度的一个关键工艺指标便是当前工艺可提供的顶层金属与底层金属间层间介质的最大厚度，电容隔离度正比于层间介质的最大厚度，因此每个工艺都存在其可制作的隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离电容的制备方法，其特征在于，包括：提供一基底，包括分立的第一基岛和第二基岛；在所述第一基岛和第二基岛上形成彼此独立的第一电容下极板及第二电容下极板，所述第一电容下极板与所述第二电容下极板之间具有间隔；在所述间隔处形成绝缘结构，所述绝缘结构表面高于所述第一电容下极板及所述第二电容下极板的表面；在所述第一电容下极板表面形成第一电容介质层，在所述第二电容下极板表面形成第二电容介质层，且所述第一电容介质层及所述第二电容介质层分别设置在所述绝缘结构两侧；在所述绝缘结构表面、所述第一电容介质层表面及所述第二电容介质层表面形成一电容上极板，其中，所述电容上极板与所述第一电容介质层及第一电容下极板构成第一电容，所述电容上极板与所述第二电容介质层及第二电容下极板构成第二电容，所述第一电容与所述第二电容串联。2.根据权利要求1所述的方法，其特征在于，形成所述第一电容下极板及第二电容下极板的步骤具体包括：在所述基底表面形成第一绝缘层；刻蚀所述第一绝缘层，在所述第一基岛上形成第一电极板沟槽，在所述第二基岛上形成第二电极板沟槽；填充所述第一电极板沟槽和第二电极板沟槽，形成彼此独立的第一电容下极板及第二电容下极板。3.根据权利要求1所述的方法，其特征在于，形成所述绝缘结构的步骤具体包括：填充绝缘材料，形成第二绝缘层；去除部分所述第二绝缘层，分别暴露出部分所述第一电容下极板与部分所述第二电容下极板，在所述第一电容下极板及第二电容下极板之间形成绝缘结构。4.根据权利要求1所述的方法，其特征在于，包括：所述第一电容下极板及第二电容下...

【专利技术属性】
技术研发人员：吴与伦，
申请(专利权)人：上海兴工微电子有限公司，
类型：发明
国别省市：