半导体结构及其制作方法、存储器技术

本公开实施例公开了半导体结构及其制作方法、存储器，包括：衬底，位于衬底上方的多个第一有源柱、存储结构、多个晶体管、多个第二有源柱；多个第一有源柱沿第一方向和第二方向呈阵列排布；第一方向和第二方向均与第一有源柱的延伸方向垂直，第一方向和第二方向相交；衬底包括隔离结构，第一有源柱位于隔离结构上；存储结构包括第一电极层、介质层和第二电极层，第一电极层覆盖第一有源柱的侧壁，介质层至少覆盖第一电极层的表面，第二电极层覆盖介质层的表面，介质层和第二电极层的底部嵌入隔离结构中；每一第二有源柱均位于相应的一个第一有源柱的上方；每一晶体管的沟道结构位于第二有源柱内，沟道结构的延伸方向与第二有源柱的延伸方向相同。的延伸方向相同。的延伸方向相同。

【技术实现步骤摘要】
半导体结构及其制作方法、存储器


[0001]本公开涉及半导体
，具体地，涉及一种半导体结构及其制作方法、存储器。

技术介绍

[0002]动态随机存取存储器(DRAM，Dynamic Random Access Memory)的存储阵列架构是由包括一个晶体管和一个电容器的存储单元(即1T1C的存储单元)组成的阵列。晶体管的栅极与字线相连，漏极与位线相连，源极与电容器相连。
[0003]随着动态随机存取存储器的尺寸不断缩小，电容器的尺寸也随之缩小。如何保证动态随机存取存储器中电容器的性能，成为亟待解决的问题。
[0004]公开内容
[0005]有鉴于此，本公开实施例提出一种半导体结构及其制作方法、存储器。
[0006]根据本公开的一个方面，提供了一种半导体结构，包括：
[0007]衬底，位于所述衬底上方的多个第一有源柱、存储结构、多个晶体管、多个第二有源柱；其中，
[0008]所述多个第一有源柱沿第一方向和第二方向呈阵列排布；所述第一方向和所述第二方向均与所述第一有源柱的延伸方向垂直，且所述第一方向和所述第二方向相交；所述衬底包括隔离结构，多个所述第一有源柱位于所述隔离结构上；
[0009]所述存储结构包括第一电极层、介质层和第二电极层，所述第一电极层覆盖所述第一有源柱的侧壁，所述介质层至少覆盖所述第一电极层的表面，所述第二电极层覆盖所述介质层的表面，且所述介质层和所述第二电极层的底部嵌入所述隔离结构中；
[0010]每一所述第二有源柱均位于相应的一个所述第一有源柱的上方；每一晶体管的沟道结构位于所述第二有源柱内，所述沟道结构的延伸方向与所述第二有源柱的延伸方向相同。
[0011]上述方案中，所述隔离结构包括：掺杂半导体层、第二氧化层和多个氧化柱；所述第二氧化层位于所述掺杂半导体层的表面，所述多个氧化柱位于所述掺杂半导体层上，每一所述第一有源柱均位于相应的一个所述氧化柱的顶面上；所述掺杂半导体层的掺杂类型与所述第一有源柱的掺杂类型不同。
[0012]上述方案中，所述介质层还覆盖所述氧化柱的侧壁及相邻所述氧化柱间的间隙的底部；所述第二电极层延伸至所述氧化柱的间隙中。
[0013]上述方案中，所述半导体结构还包括多个连接柱，每一所述连接柱位于每一所述第一有源柱和每一所述第二有源柱之间，所述连接柱的径宽大于所述第一有源柱的径宽和所述第二有源柱的径宽。
[0014]上述方案中，所述晶体管包括：环绕所述第二有源柱设置的栅极氧化层，环绕所述栅极氧化层设置的栅极，以及分别设置在所述第二有源柱相对的两个端部的源极和漏极，所述栅极远离所述栅极氧化层的一侧与所述连接柱的侧壁齐平。
[0015]上述方案中，所述半导体结构还包括：
[0016]多条位线，位于所述晶体管上，与所述第二有源柱的顶部电接触。
[0017]根据本公开的另一个方面，提供了一种存储器，包括：至少一个如本公开上述方案中任一方案所述的半导体结构。
[0018]根据本公开的再一个方面，提供了一种半导体结构的制作方法，所述方法包括：
[0019]提供衬底，在所述衬底上形成隔离结构，在所述隔离结构上形成沿第一方向和第二方向呈阵列排布的多个第一有源柱；所述第一方向和所述第二方向均与所述第一有源柱的延伸方向垂直，且所述第一方向和所述第二方向相交；
[0020]形成围绕所述第一有源柱侧壁的存储结构，所述存储结构包括第一电极层、介质层和第二电极层，所述第一电极层覆盖所述第一有源柱的侧壁，所述介质层至少覆盖所述第一电极层的表面，所述第二电极层覆盖所述介质层的表面，且所述介质层和所述第二电极层的底部嵌入所述隔离结构中；
[0021]形成多个第二有源柱，每个所述第二有源柱位于相应的一个所述第一有源柱的上方；
[0022]形成多个晶体管，所述晶体管的沟道结构位于所述第二有源柱内，所述沟道结构的延伸方向与所述第二有源柱的延伸方向相同。
[0023]上述方案中，在所述衬底上形成隔离结构包括：
[0024]对所述衬底的底部进行掺杂形成掺杂半导体层，在所述衬底中形成多条沿第一方向间隔排布的第一沟槽，以及多条沿第二方向间隔排布的第二沟槽；所述第一沟槽和所述第二沟槽的底部均位于所述掺杂半导体层中；
[0025]对每一所述第一沟槽和/或所述第二沟槽底部进行扩大处理，以形成多个第一半导体柱；每一所述第一半导体柱包括第一部分和位于所述第一部分上的第二部分，所述第一部分的最大径宽小于所述第二部分的最小径宽；
[0026]对所述第一半导体柱进行氧化处理，以使所述第一部分被完全氧化成氧化柱，暴露的所述第二部分的表面被氧化成第一氧化层，所述掺杂半导体层的表面被氧化成第二氧化层；未被氧化的所述掺杂半导体层、所述氧化柱、所述第二氧化层共同构成所述隔离结构。
[0027]上述方案中，所述掺杂半导体层的掺杂类型与所述第一半导体柱的掺杂类型不同。
[0028]上述方案中，所述方法还包括：在所述衬底上方形成顶部支撑层，形成所述顶部支撑层包括：
[0029]在形成所述第一沟槽后，在所述第一沟槽中填充第一绝缘层；
[0030]去除部分所述第一绝缘层，形成第一凹槽；所述第一凹槽的底面低于所述衬底的顶面；
[0031]形成覆盖所述第一凹槽及所述衬底顶部的第一支撑材料层；
[0032]刻蚀所述第一支撑材料层和所述衬底，在所述衬底中形成多条沿第二方向间隔排布的第二沟槽，在所述第二沟槽中填充第二绝缘层；
[0033]去除部分所述第二绝缘层，形成多个沿第一方向和第二方向呈阵列排布的第二凹槽；所述第二凹槽的底面与所述第一凹槽的底面齐平；
[0034]填充所述第二凹槽形成第二支撑材料层，所述第一支撑材料层和所述第二支撑材料层形成所述顶部支撑层。
[0035]上述方案中，在形成所述顶部支撑层后，还包括：
[0036]去除剩余的所述第一绝缘层和剩余的所述第二绝缘层，形成第一填充区；所述第一填充区暴露所述第一半导体柱的部分侧壁，以通过所述氧化处理形成所述第一氧化层、所述第二氧化层和所述氧化柱；
[0037]在所述氧化处理完成后，在所述第一填充区中填充满牺牲材料，去除部分所述顶部支撑层以及部分所述牺牲材料，暴露所述第一半导体柱的顶面。
[0038]上述方案中，围绕所述第一有源柱的侧壁形成所述存储结构，包括：
[0039]去除所述顶部支撑层，暴露部分所述第一凹槽和所述第二凹槽；
[0040]去除所述第一氧化层，形成第二填充区；
[0041]在所述第一凹槽、第二凹槽和所述第二填充区中形成第一导电材料，位于所述第二填充区中的所述第一导电材料形成第一电极层；去除所有的所述牺牲材料，形成第三填充区，在所述第三填充区中形成介质层，在所述介质层表面沉积第二导电材料形成第二电极层。
[0042]上述方案中，形成多个所述第二有源柱，包括：
[0043]去除位于所述第一半导体柱顶部侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，位于所述衬底上方的多个第一有源柱、存储结构、多个晶体管、多个第二有源柱；其中，所述多个第一有源柱沿第一方向和第二方向呈阵列排布；所述第一方向和所述第二方向均与所述第一有源柱的延伸方向垂直，且所述第一方向和所述第二方向相交；所述衬底包括隔离结构，多个所述第一有源柱位于所述隔离结构上；所述存储结构包括第一电极层、介质层和第二电极层，所述第一电极层覆盖所述第一有源柱的侧壁，所述介质层至少覆盖所述第一电极层的表面，所述第二电极层覆盖所述介质层的表面，且所述介质层和所述第二电极层的底部嵌入所述隔离结构中；每一所述第二有源柱均位于相应的一个所述第一有源柱的上方；每一晶体管的沟道结构位于所述第二有源柱内，所述沟道结构的延伸方向与所述第二有源柱的延伸方向相同。2.根据权利要求1所述的半导体结构，其特征在于，所述隔离结构包括：掺杂半导体层、第二氧化层和多个氧化柱；所述第二氧化层位于所述掺杂半导体层的表面，所述多个氧化柱位于所述掺杂半导体层上，每一所述第一有源柱均位于相应的一个所述氧化柱的顶面上；所述掺杂半导体层的掺杂类型与所述第一有源柱的掺杂类型不同。3.根据权利要求2所述的半导体结构，其特征在于，所述介质层还覆盖所述氧化柱的侧壁及相邻所述氧化柱间的间隙的底部；所述第二电极层延伸至所述氧化柱的间隙中。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括多个连接柱，每一所述连接柱位于每一所述第一有源柱和每一所述第二有源柱之间，所述连接柱的径宽大于所述第一有源柱的径宽和所述第二有源柱的径宽。5.根据权利要求4所述的半导体结构，其特征在于，所述晶体管包括：环绕所述第二有源柱设置的栅极氧化层，环绕所述栅极氧化层设置的栅极，以及分别设置在所述第二有源柱相对的两个端部的源极和漏极，所述栅极远离所述栅极氧化层的一侧与所述连接柱的侧壁齐平。6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：多条位线，位于所述晶体管上，与所述第二有源柱的顶部电接触。7.一种存储器，其特征在于，包括：至少一个如权利要求1至6中任一项所述的半导体结构。8.一种半导体结构的制作方法，其特征在于，所述方法包括：提供衬底，在所述衬底上形成隔离结构，在所述隔离结构上形成沿第一方向和第二方向呈阵列排布的多个第一有源柱；所述第一方向和所述第二方向均与所述第一有源柱的延伸方向垂直，且所述第一方向和所述第二方向相交；形成围绕所述第一有源柱侧壁的存储结构，所述存储结构包括第一电极层、介质层和第二电极层，所述第一电极层覆盖所述第一有源柱的侧壁，所述介质层至少覆盖所述第一电极层的表面，所述第二电极层覆盖所述介质层的表面，且所述介质层和所述第二电极层的底部嵌入所述隔离结构中；形成多个第二有源柱，每个所述第二有源柱位于相应的一个所述第一有源柱的上方；形成多个晶体管，所述晶体管的沟道结构位于所述第二有源柱内，所述沟道结构的延伸方向与所述第二有源柱的延伸方向相同。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，在所述衬底上形成隔离结构包括：对所述衬底的底部进行掺杂形成掺杂半导体层，在所述衬底中形成多条沿第一方向间隔排布的第一沟槽，以及多条沿第二方向间隔排布的第二沟槽；所述第一沟槽和所述第二沟槽的底部均位于所述掺杂半导体层中；对每一所述第一沟槽和/或所述第二沟槽底部进行扩大处理，以形成多个第一半导体柱；每一所述第一半导体柱包括第一部分和位于所述第一部分上的第二部分，所述第一部分的最大径宽小于所述第二部分的最小径宽；对所述第一半导体柱进...

【专利技术属性】
技术研发人员：邵光速，肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：