一种新型SiCMOSFET结构及其制造方法技术

本发明专利技术提出了一种新型SiCMOSFET结构及其制造方法，包括SiC衬底和SiC衬底上从下至上依次形成的N

【技术实现步骤摘要】
一种新型SiC MOSFET结构及其制造方法


[0001]本专利技术属于半导体
，特别涉及一种新型SiC MOSFET结构及其制造方法。

技术介绍

[0002]在电力电子行业的发展过程中，半导体技术起到了决定性作用。其中，功率半导体器件一直被认为是电力电子设备的关键组成部分。随着电力电子技术在工业、医疗、交通、消费等行业的广泛应用，功率半导体器件直接影响着这些电力电子设备的成本和效率。现阶段功率硅器件(silicon，Si)的应用已经相当成熟，但随着日益增长的行业需求，硅器件由于其本身物理特性的限制，已经开始不适用于一些高压、高温、高效率及高功率密度的应用场合。
[0003]碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，而碳化硅(siliconcarbide，SiC)MOSFET技术也随之迅速发展。与Si材料相比，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC器件的高击穿场强和高工作温度。尤其在SiC MOSFET的开发与应用方面，与相同功率等级的Si MOSFET相比，SiC MOSFET导通电阻、开关损耗大幅降低，适用于更高的工作频率，另由于其高温工作特性，大大提高了高温稳定性。
[0004]然而SiC MOSFET的漂移区的浓度以及厚度对于反向耐压时栅氧的电场强度和导通抵抗有着很大的影响。浓度高或者厚度薄使得导通电阻低的同时，也造成反向耐压时栅氧化层的电场强度更高，存在击穿栅氧化层的风险。
[0005]此外，与Si材料相比，采用SiC沟道注入进行选区掺杂存在以下难点：
[0006](1)主要掺杂原子Al，N和P的扩散系数非常小导致难以通过热扩散(diffusion)来形成选区掺杂；
[0007](2)在SiC进行离子注入(implantation)所需的注入能要比在Si更高，且更深的掺杂深度需要更高的注入能，因此对设备要求更高；
[0008](3)在SiC进行离子注入(implantation)所需的注入温度(500℃)要比Si更高，设备限制较高。
[0009]因此，亟需找到一种既能满足SiC掺杂需求又能尽可能降低生产成本及难度的制造工艺。

技术实现思路

[0010]本专利技术的目的在于提供一种新型SiC MOSFET结构及其制造方法，通过沟道离子注入在漂移区形成立体网状掺杂区域，在反向耐压时，立体网状掺杂区域和漂移区形成的耗尽层可以抑制较高的电场进入到栅氧化层，从而降低栅氧化层上的电场强度，保护栅氧不被击穿，在降低导通电阻的同时达到保护栅氧化层的目的。
[0011]本专利技术的具体技术方案如下：
[0012]一种新型SiC MOSFET结构，包括SiC衬底和SiC衬底上从下至上依次形成的N
‑
漂移
区、N+外延层和掺杂区，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，所述N
‑
漂移区内沿XY平面通过沟道离子注入法形成P型网状掺杂区，N
‑
漂移区内沿P型网状掺杂区的X轴向通过离子注入法形成P型柱，且所述P型柱的底端位于P型网状掺杂区内，所述述P型柱的顶端穿过N+外延层位于掺杂区中的P
‑
掺杂区内。
[0013]优选地，所述N+外延层内靠近上表面处两侧设有对称的掺杂区，每个所述掺杂区包括P
‑
掺杂区、N+掺杂区、P+掺杂区，其中，N+掺杂区和P+掺杂区均位于所述P
‑
掺杂区内，所述N+外延层上表面以及两侧部分N+掺杂区和P
‑
掺杂区上表面设有栅氧化层，所述栅氧化层内设有多晶硅层，所述栅氧化层外包覆有金属层。
[0014]优选地，所述N+外延层上表面设有掺杂区，且所述掺杂区包括P
‑
掺杂区、N+掺杂区、P+掺杂区，所述N+掺杂区位于所述P
‑
掺杂区上表面，且所述N+掺杂区两侧对称设置有P+掺杂区，且P+掺杂区与所述N+掺杂区的上表面齐平，所述N
‑
漂移区、N+外延层和掺杂区内设有U型沟槽，且沟槽内壁设有栅氧化层，所述沟槽内填充有多晶硅层，所述多晶硅层上表面继续生长有栅氧化层，所述栅氧化层包覆多晶硅层，且覆盖部分N+掺杂区，所述栅氧化层外包覆有金属层。
[0015]优选地，所述P型网状掺杂区为矩形网格状掺杂区，包括若干条X轴向P型条状掺杂区和若干条Y轴向P型条状掺杂区。
[0016]优选地，所述P型网状掺杂区中矩形网格的长和宽均≤5μm，所述X轴向P型条状掺杂区和Y轴向P型条状掺杂区的线条宽度≤5μm，所述P型网状掺杂区的注入深度≤3μm。
[0017]优选地，所述P型网状掺杂区的注入材料为硼或者铝，且离子注入后形成的浓度为1e17
‑
1e18cm
‑3。
[0018]优选地，所述P型柱的注入深度≤5μm，且P型柱的宽度小于X轴向P型条状掺杂区的宽度。
[0019]优选地，所述P型柱的注入材料为硼或者铝，且离子注入后形成的浓度为1e17
‑
1e18cm
‑3。
[0020]一种新型SiC MOSFET结构的制造方法，具体步骤如下：
[0021]S1:在SiC衬底上表面外延生长第一N
‑
漂移区，其中，所述SiC衬底为N型衬底，其厚度≤350μm，浓度为1e19
‑
1e20cm
‑3,所述第一N
‑
漂移区的厚度≤10μm，浓度为5e15
‑
5e16cm
‑3；
[0022]S2:在所述第一N
‑
漂移区上通过沟道离子注入法形成P型网状掺杂区；
[0023]S3:在所述P型网状掺杂区以及第一N
‑
漂移区上表面继续生长形成第二N
‑
漂移区，其中，所述第二N
‑
漂移区的厚度≤10μm，浓度为5e15
‑
5e16cm
‑3；
[0024]S4:采用沟道离子注入法在P型网状掺杂区以及第二N
‑
漂移区内形成P型柱；
[0025]S5:采用沟道离子注入法在第二N
‑
漂移区内注入形成N+外延层，其中，N+外延层的厚度≤2μm，且N+外延层的注入材料为氮或者磷，且注入浓度为1e16
‑
1e17cm
‑3；
[0026]S6:采用沟道离子注入法在N+外延层内依次注入形成P
‑
掺杂区、N+掺杂区和P+掺杂区，其中，P
‑
掺杂区的注入深度小于N+外延层厚度，P
‑
掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为5e16
‑
5e18cm
‑3，N+掺杂区的注入深度≤1μm，N+掺杂区的注入材料为氮或者磷，且离子注入后形成的浓度为1e19
‑
1e20cm...

【技术保护点】

【技术特征摘要】
1.一种新型SiC MOSFET结构，包括SiC衬底和SiC衬底上从下至上依次形成的N
‑
漂移区、N+外延层和掺杂区，以SiC衬底的平面为XY平面，垂直于XY平面为Z轴，其特征在于，所述N
‑
漂移区内沿XY平面通过沟道离子注入法形成P型网状掺杂区，N
‑
漂移区内沿P型网状掺杂区的X轴向通过离子注入法形成P型柱，且所述P型柱的底端位于P型网状掺杂区内，所述述P型柱的顶端穿过N+外延层位于掺杂区中的P
‑
掺杂区内。2.根据权利要求1所述的新型SiC MOSFET结构，其特征在于，所述N+外延层内靠近上表面处两侧设有对称的掺杂区，每个所述掺杂区包括P
‑
掺杂区、N+掺杂区、P+掺杂区，其中，N+掺杂区和P+掺杂区均位于所述P
‑
掺杂区内，所述N+外延层上表面以及两侧部分N+掺杂区和P
‑
掺杂区上表面设有栅氧化层，所述栅氧化层内设有多晶硅层，所述栅氧化层外包覆有金属层。3.根据权利要求2所述的新型SiC MOSFET结构，其特征在于，所述N+外延层上表面设有掺杂区，且所述掺杂区包括P
‑
掺杂区、N+掺杂区、P+掺杂区，所述N+掺杂区位于所述P
‑
掺杂区上表面，且所述N+掺杂区两侧对称设置有P+掺杂区，且P+掺杂区与所述N+掺杂区的上表面齐平，所述N
‑
漂移区、N+外延层和掺杂区内设有U型沟槽，且沟槽内壁设有栅氧化层，所述沟槽内填充有多晶硅层，所述多晶硅层上表面继续生长有栅氧化层，所述栅氧化层包覆多晶硅层，且覆盖部分N+掺杂区，所述栅氧化层外包覆有金属层。4.根据权利要求1
‑
3任一所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区为矩形网格状掺杂区，包括若干条X轴向P型条状掺杂区和若干条Y轴向P型条状掺杂区。5.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区中矩形网格的长和宽均≤5μm，所述X轴向P型条状掺杂区和Y轴向P型条状掺杂区的线条宽度≤5μm，所述P型网状掺杂区的注入深度≤3μm。6.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型网状掺杂区的注入材料为硼或者铝，且离子注入后形成的浓度为1e17
‑
1e18cm
‑3。7.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型柱的注入深度≤5μm，且P型柱的宽度小于X轴向P型条状掺杂区的宽度。8.根据权利要求4所述的新型SiC MOSFET结构，其特征在于，所述P型柱的注入材料为硼或者铝，且...

【专利技术属性】
技术研发人员：韦宁，黄健，孙闫涛，顾昀浦，宋跃桦，张楠，刘静，吴平丽，
申请(专利权)人：江苏捷捷微电子股份有限公司，
类型：发明
国别省市：