薄膜覆晶封装结构制造技术

本发明专利技术提供一种薄膜覆晶封装结构，包括可挠性基板、第一线路层、第二线路层以及芯片。可挠性基板具有相对的第一表面与第二表面以及位于第一表面的芯片覆盖区，其中芯片覆盖区沿长边方向划分成第一侧边区、中央区及第二侧边区。可挠性基板包括分别对应第一侧边区、中央区及第二侧边区的第一区、第二区与第三区。第一线路层与第二线路层分别位于第一表面与第二表面上。芯片配置于芯片覆盖区并接合第一线路层。第二线路层的线路铺设面积与第一线路层的线路铺设面积的比值在第一区内与第三区内是介于0.9至1.2之间。是介于0.9至1.2之间。是介于0.9至1.2之间。

【技术实现步骤摘要】
薄膜覆晶封装结构


[0001]本专利技术涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。

技术介绍

[0002]随着电子产品功能需求越来越多，芯片的集成电路密集度不断提高，薄膜覆晶封装结构的可挠性线路载板上的引脚数量也必须跟着增加，原本广泛使用的单面线路可挠性基板的布线难度越来越高，因此，可挠性线路载板开始朝向双面线路的方式设计。
[0003]进一步而言，可挠性线路载板在双面线路的设计下，不同材料之间(例如可挠性基板所使用的可挠性材料和线路层所使用的金属材料)的热膨胀系数(coefficient of thermal expansion,CTE)不匹配(mismatch)在二个相对表面上所产生的热应力大小会取决于线路层的铺设面积尺寸，当二个相对表面上的线路铺设面积差异越大，应力不平均的情况也越严重，导致可挠性基板产生变形、翘曲(warpage)。当薄膜覆晶封装结构以热压(thermocompression)方式进行内引脚接合(Inner Lead Bonding,ILB)工艺时，高温对于芯片覆盖区产生的热效应尤其明显，因此可挠性基板在这个区域内因热应力不平均导致的翘曲变形情况会更为严重，进一步也可能导致引脚接合不良、剥离(peeling)或断裂的问题。

技术实现思路

[0004]本专利技术提供一种薄膜覆晶封装结构，其可以改善可挠性基板翘曲变形及引脚接合不良、剥离或断裂的问题，进而提升其可靠度。
[0005]本专利技术的一种薄膜覆晶封装结构，包括可挠性基板、第一线路层、第二线路层以及芯片。可挠性基板具有相对的第一表面与第二表面以及位于第一表面的芯片覆盖区，其中芯片覆盖区沿长边方向划分成第一侧边区、中央区及第二侧边区。可挠性基板包括分别对应第一侧边区、中央区及第二侧边区的第一区、第二区与第三区。第一线路层与第二线路层分别位于第一表面与第二表面上。芯片配置于芯片覆盖区并接合第一线路层。第二线路层的线路铺设面积与第一线路层的线路铺设面积的比值在第一区内与第三区内是介于0.9至1.2之间。
[0006]在本专利技术的一实施例中，上述的第一侧边区在长边方向上的长度与第二侧边区在长边方向上的长度分别为芯片覆盖区的长边长度的1/4至1/6。
[0007]在本专利技术的一实施例中，上述的第一侧边区在长边方向上的长度与第二侧边区在长边方向上的长度分别为芯片覆盖区的长边长度的1/5。
[0008]在本专利技术的一实施例中，上述的芯片覆盖区外扩一距离而构成第一区、第二区与第三区的边缘。
[0009]在本专利技术的一实施例中，上述的边缘与芯片覆盖区之间包括围绕第一侧边区的三边的第一外扩区，邻接中央区的相对两边的第二外扩区与围绕第二侧边区的三边的第三外扩区，其中第一区包括第一侧边区与第一外扩区，第二区包括中央区与第二外扩区，第三区
包括第二侧边区与第三外扩区。
[0010]在本专利技术的一实施例中，上述的距离为芯片覆盖区的长边长度的1/8至1/12。
[0011]在本专利技术的一实施例中，上述的距离为芯片覆盖区的长边长度的1/10。
[0012]在本专利技术的一实施例中，上述的距离为400微米。
[0013]在本专利技术的一实施例中，上述的第二线路层的线路铺设面积与第一线路层的线路铺设面积的比值在第二区内是不大于1.5。
[0014]在本专利技术的一实施例中，上述的芯片通过多个凸块接合第一线路层。
[0015]基于上述，本专利技术的薄膜覆晶封装结构在封装工艺(例如内引脚接合工艺)中，可挠性基板的芯片覆盖区所承受的热效应最为强烈，特别是在对应芯片两侧边处的翘曲变形量又较对应芯片中央处的翘曲变形量来得大，因此将可挠性基板上的线路布局设计为第二线路层的线路铺设面积与第一线路层的线路铺设面积的比值在对应芯片两侧边处的第一区内与第三区内是介于0.9至1.2之间，以使可挠性基板的相对二个表面上的线路铺设面积比例相近，因此可以避免可挠性基板因相对二个表面的热膨胀系数不匹配幅度差异产生的应力不平均所导致的翘曲变形，进而改善引脚接合不良、剥离或断裂的问题，提升薄膜覆晶封装结构的可靠度。
[0016]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0017]图1A是依照本专利技术一实施例的薄膜覆晶封装结构的部分俯视示意图；
[0018]图1B是图1A中的区域B的局部放大图；
[0019]图2A是依照本专利技术一实施例的薄膜覆晶封装结构的部分仰视示意图；
[0020]图2B是图2A中的区域C的局部放大图；
[0021]图3是图1A的薄膜覆晶封装结构沿着A
‑
A线的剖面示意图。
[0022]应说明的是，图1A与图1B中的芯片、凸块与防焊层采用透视绘法呈现，并且省略示出封装胶体。图2A与图2B中的防焊层亦采用透视绘法呈现。
具体实施方式
[0023]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0024]本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
[0025]参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
[0026]图1A是依照本专利技术一实施例的薄膜覆晶封装结构的部分俯视示意图。图1B是图1A中的区域B的局部放大图。图2A是依照本专利技术一实施例的薄膜覆晶封装结构的部分仰视示意图。图2B是图2A中的区域C的局部放大图。图3是图1A的薄膜覆晶封装结构沿着A
‑
A线的剖面示意图。请参考图1至图3，在本实施例中，薄膜覆晶封装结构100包括可挠性基板110、第
一线路层120、第二线路层130以及芯片140，其中可挠性基板110具有相对的第一表面110a与第二表面110b以及位于第一表面110a的芯片覆盖区112。进一步而言，芯片覆盖区112可以包括相对的二个长边112L与相对的二个短边112S，而芯片覆盖区112沿长边方向D划分成邻接二个短边112S的其中一者的第一侧边区1121、中央区1122及邻接二个短边112S的另外一者的第二侧边区1123，其中可挠性基板110包括分别对应第一侧边区1121、中央区1122及第二侧边区1123的第一区R1、第二区R2与第三区R3。另一方面，第一线路层120与第二线路层130分别位于第一表面110a与第二表面110b上，而芯片140配置于芯片覆盖区112并接合第一线路层120。举例而言，芯片140通过多个凸块142接合并电性连接至第一线路层120，但本专利技术不限于此。
[0027]在此，可挠性基板110的材质例如是聚乙烯对苯二甲酸酯(polyethylene terephthalate本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜覆晶封装结构，其特征在于，包括：可挠性基板，具有相对的第一表面与第二表面以及位于所述第一表面的芯片覆盖区，所述芯片覆盖区沿长边方向划分成第一侧边区、中央区及第二侧边区，所述可挠性基板包括分别对应所述第一侧边区、所述中央区及所述第二侧边区的第一区、第二区与第三区；第一线路层，位于所述第一表面上；第二线路层，位于所述第二表面上；以及芯片，配置于所述芯片覆盖区并接合所述第一线路层，其中所述第二线路层的线路铺设面积与所述第一线路层的线路铺设面积的比值在所述第一区内与所述第三区内是介于0.9至1.2之间。2.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述第一侧边区在所述长边方向上的长度与所述第二侧边区在所述长边方向上的长度分别为所述芯片覆盖区的长边长度的1/4至1/6。3.根据权利要求2所述的薄膜覆晶封装结构，其特征在于，所述第一侧边区在所述长边方向上的长度与所述第二侧边区在所述长边方向上的长度分别为所述芯片覆盖区的长边长度的1/5。4.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述芯片覆盖区外扩一...

【专利技术属性】
技术研发人员：沈弘哲，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：