纠错码发生电路及使用该电路的调制装置制造方法及图纸

本发明专利技术为一种纠错码发生电路，包括：一个使一个生成多项式具体化的移位寄存器，一个排他逻辑求和装置，以及一个逻辑电路装置，该逻辑电路装置用于对由上述移位寄存器一次所保护的Ｎ个位（这里的Ｎ表示一个不小于２的整数）在频率相当于１／Ｎ的时钟的作用以下以并行输入的Ｎ个位（这里的Ｎ表示一个不小于２的整数）为基础进行逻辑运算，随着时钟的一个单脉冲产生出一个Ｎ位纠错码。由于该纠错码通过并行处理来产生，故其运算可以以低速执行，引起的功率损耗也能降低。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种纠错码发生电路，其特征在于包括：一个使一个生成多项式具体化的移位寄存器，一个排他逻辑求和装置，以及一个逻辑电路装置，该逻辑电路装置用于对由上述移位寄存器一次所保持的Ｎ个位（这里的Ｎ表示一个不小于２的整数）在频率相当于１／Ｎ的 时钟的作用下以并行输入的Ｎ个位（这里的Ｎ表示一个不小于２的整数）为基础进行逻辑运算，随着时钟的一个单脉冲产生出一个Ｎ位纠错码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：平松胜彦，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]