一种半导体器件制造技术

本发明专利技术公开了一种半导体器件，包括：基体，包括设置栅极结构和有源结构的衬底层；位于基体上方的第一介质层；联接构件，所述联接构件为一导电构件，所述联接构件连续地直接贯穿所述第一介质层并连接所述栅极结构或/和有源结构；金属层，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通；本发明专利技术大大减少错位的问题，而且制备本发明专利技术器件的方法也可以减少大量光罩的使用，以及节省传统方法中的中段制程，缩短了工艺流程，大大缩小生产周期。大大缩小生产周期。大大缩小生产周期。

【技术实现步骤摘要】
一种半导体器件


[0001]本专利技术涉及半导体领域，尤其涉及一种半导体器件。

技术介绍

[0002]随着半导体器件的微细化和高集成化，小尺寸的加工窗口、关键尺寸均匀性(CDU)的控制、交叠区域偏差(OVL)的控制、采用过多掩模等问题已经逐渐成为量产的瓶颈。
[0003]在现有技术中，半导体器件的连接结构一般为，衬底层经由接触构件连接至其上方的金属层，以及通过导通构件形成与金属层之间的连接。特别地，在大批量的半导体制造中，所涉及的结构设计包括连接有源区域的金属导件(MD，metal to diffusion)、连接栅极区域的金属导件(MP，metal to poly)、接触构件
‑
导通构件的连接(VC，via
‑
contact)和间隔件(CMD，cutMD)等等。
[0004]参考图1，具体地，既有的半导体器件包括：
[0005]基体，基体具体包括：衬底层11
’
、阻挡层14
’
、介质层15
’
、终止层16
’
，衬底层11
’
上设有有源结构12
’
和栅极结构13
’
，阻挡层14
’
抵接栅极结构13
’
的侧壁并覆盖衬底层11
’
的位于栅极结构13
’
之间的部分的上表面以及有源结构12
’
的上表面，所述阻挡层14
’
与栅极结构13<br/>’
高度平齐，所述阻挡层14
’
向内凹陷形成位于栅极结构13
’
之间的凹槽，介质层15
’
填充所述凹槽且与栅极结构13
’
高度平齐，终止层16
’
覆盖在栅极结构13
’
、阻挡层14
’
、介质层15
’
的上方；
[0006]介质层21
’
，形成于终止层16
’
上方；
[0007]停止层212
’
，形成于介质层21
’
上方；
[0008]介质层22
’
，形成于停止层212
’
上方；
[0009]金属层4
’
，形成于介质层22
’
的上方；
[0010]接触构件3
’
和导通构件5
’
，用于实现栅极结构13
’
或者有源结构12
’
与金属层4
’
的连通，导通构件5
’
是贯穿介质层22
’
和停止层4
’
后与接触构件3
’
连通。接触构件3
’
包括三种，一种是连接栅极结构13
’
和导通构件5
’
，该种接触构件3
’
是贯穿介质层21
’
、终止层16
’
后与栅极结构13
’
抵接；第二种接触构件3
’
是连接有源结构12
’
和导通构件5
’
，该种接触构件3
’
是贯穿介质层21
’
、终止层16
’
、介质层15
’
、阻挡层14
’
后与有源结构12
’
抵接；第三种是毗连结构，同时实现栅极结构13
’
、有源结构12
’
与导通构件5
’
的连通，该种接触构件是贯穿介质层21
’
、终止层16
’
后，部分直接与栅极结构13
’
接触，另一部分继续贯穿介质层15
’
、阻挡层14
’
后与有源结构12
’
接触。
[0011]上述器件的缺陷是，容易出现接触构件3
’
和导通构件5
’
偏移或错位现象，而且随着现在技术发展往小型化发展趋势，偏移问题愈演愈严重。二者的错位，一是导致形成的器件关键尺寸存在偏差且均匀性较差，二是错位的构件造成较大的寄生电容。

技术实现思路

[0012]本专利技术要解决的技术问题在于，针对现有技术的上述容易出现接触构件和导通构
件偏移或错位的缺陷，提供一种半导体器件。
[0013]本专利技术解决其技术问题所采用的技术方案是：构造一种半导体器件，包括：
[0014]基体，包括设置栅极结构和有源结构的衬底层；
[0015]位于基体上方的第一介质层；
[0016]联接构件，所述联接构件为一导电构件，所述联接构件连续地直接贯穿所述第一介质层并连接所述栅极结构或/和有源结构；
[0017]金属层，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。
[0018]优选地，所述半导体器件中的需要与金属层连通的栅极结构和有源结构，均是通过对应的所述联接构件连通到所述金属层；
[0019]或者，所述半导体器件还包括贯穿所述下层间介质层的接触构件和贯穿所述上层间介质层的导通构件，部分需要与金属层连通的栅极结构或/和有源结构是通过对应的所述联接构件连通到所述金属层，部分需要与金属层连通的栅极结构或/和有源结构是通过所述接触构件和导通构件连通到所述金属层。
[0020]优选地，所述基体还包括：
[0021]阻挡层，抵接栅极结构的侧壁，并覆盖衬底层的位于栅极结构之间的部分的上表面以及有源结构的上表面，所述阻挡层与栅极结构高度平齐，所述阻挡层向内凹陷形成位于栅极结构之间的凹槽；
[0022]第二介质层，填充所述凹槽且与栅极结构高度平齐；
[0023]终止层，覆盖在栅极结构、阻挡层、介质层的上方；
[0024]其中：与栅极结构连通的联接构件是贯穿所述第一介质层和终止层后与栅极结构接触；与有源结构连通的联接构件是贯穿所述第一介质层、终止层、介质层、阻挡层后与有源结构接触。
[0025]优选地，所述第一介质层包括设置在基体上的下层间介质层和设置在所述下层间介质层上的上层间介质层，所述上层间介质层的材料K值低于所述下层间介质层的材料K值。
[0026]优选地，所述联接构件的周壁倾斜，且所述联接构件的周壁与基体水平面之间的角度为65
°
至90
°
。
[0027]优选地，所述联接构件为单独的联接件，或者所述联接构件由联接件和包覆所述联接件底部和全部/部分侧壁的衬垫层组成。
[0028]优选地，所述联接构件为沿所述第一介质层的深度方向堆叠的至少两层联接结构，最底部的一层联接结构与所述栅极结构和/或有源结构抵接，最顶部的一层联接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基体，包括设置栅极结构和有源结构的衬底层；位于基体上方的第一介质层；联接构件，所述联接构件为一导电构件，所述联接构件连续地直接贯穿所述第一介质层并连接所述栅极结构或/和有源结构；金属层，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件中的需要与金属层连通的栅极结构和有源结构，均是通过对应的所述联接构件连通到所述金属层；或者，所述半导体器件还包括贯穿所述下层间介质层的接触构件和贯穿所述上层间介质层的导通构件，部分需要与金属层连通的栅极结构或/和有源结构是通过对应的所述联接构件连通到所述金属层，部分需要与金属层连通的栅极结构或/和有源结构是通过所述接触构件和导通构件连通到所述金属层。3.根据权利要求2所述的半导体器件，其特征在于，所述基体还包括：阻挡层，抵接栅极结构的侧壁，并覆盖衬底层的位于栅极结构之间的部分的上表面以及有源结构的上表面，所述阻挡层与栅极结构高度平齐，所述阻挡层向内凹陷形成位于栅极结构之间的凹槽；第二介质层，填充所述凹槽且与栅极结构高度平齐；终止层，覆盖在栅极结构、阻挡层、介质层的上方；其中：与栅极结构连通的联接构件是贯穿所述第一介质层和终止层后与栅极结构接触；与有源结构连通的联接构件是贯穿所述第一介质层、终止层、介质层、阻挡层后与有源结构接触。4.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：王宪程，
申请(专利权)人：广州集成电路技术研究院有限公司，
类型：发明
国别省市：