频率锁定环，时钟恢复电路和接收器制造技术

一个频率锁定环，包括可控振荡器（１）和控制信号发生器（２），用来根据参考信号（Ｓｒｅｆ）和振荡器（１）的输出信号（Ｓｏ）产生振荡器（１）的控制信号（Ｓｃ）。该频率锁定环的特征在于，控制信号发生器（２）包括：－第一回路，包括高通滤波器（２１）和非线性处理单元（２２），根据参考信号（Ｓｒｅｆ）产生第一中间信号（Ｓ１），－第二回路，包括高通滤波器（２３）和非线性处理单元（２４），根据可控振荡器（１）的输出信号（Ｓｏ）产生第二中间信号（Ｓ２），－合并单元（２５），根据第一中间信号（Ｓ１）和第二中间信号（Ｓ２）产生第三中间信号（Ｓ３），－低通滤波器（２６），根据第三中间信号（Ｓ３）来提供控制信号（Ｓｃ）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一个包括可控振荡器和控制信号发生器的频率锁定环，用来根据参考信号和振荡器的输出信号为振荡器产生一个控制信号。EP395 109公知了一种这样的频率锁定环。在该已公知的频率锁定环中，控制信号发生器包括一个具有用于接收振荡器的输出信号的输入的分频器。该分频器的一个输出信号连接到相位比较器的第一输入上。它的一个第二输入连接到产生一个固定频率的频率发生器上。通过一个缓冲器把相位比较器的一个输出连接到一个低通滤波器上。该相位比较器的输出直接连接到振荡器的一个微调控制输入。相位比较器的输出还连接到电压比较器的一个第一输入上。后者的一个第二输入连接到一个参考电压。通过一个缓冲器和一个第二低通滤波器将电压比较器的输出连接到振荡器的一个过程控制输入上。本专利技术的一个目的是提供一个具有简化的频率检测的频率锁定环。依照本专利技术，该频率锁定环的特征在于控制信号发生器包括-一个第一回路，包括一个高通滤波器和一个非线性处理单元，用于根据一个参考信号产生一个第一中间信号，-一个第二回路，包括一个高通滤波器(23)和一个非线性处理单元，用于根据可控振荡器的输出信号产生一个第二中间信号，-一个合并单元，根据第一中间信号和第二中间信号产生一个第三中间信号，-一个低通滤波器，用于根据第三中间信号来提供控制信号。依照本专利技术的频率锁定环能够对输入信号的频率变化作出快速响应。依照权利要求2和权利要求3的本专利技术的实施方案在不使用分频器的条件下，可以改变输出信号的频率和参考信号的频率之间的比值。通过增加把合并单元连接在第一回路的非线性处理单元的增益级的放大倍数，以增加输出信号的频率。同样，通过降低把合并单元连接在第二回路的非线性处理装置上的增益级的放大倍数，也可以增加输出信号的频率。放大倍数可以是一个大于1的系数，也可以是一个小于或等于1的系数。下面根据附图详细地描述本专利技术的这些和其它特征。其中附图说明图1显示的是依照专利技术的一个频率锁定环，图2详细显示图1的一部分，图3详细显示图2的一部分，图4详细显示图1的另一部分图5详细显示图1的一个更深层的部分，图6显示的是一个包括图1的频率锁定环的时钟恢复电路，图7显示的是一个包括图6的时钟恢复电路的接收器，图8显示依照专利技术的频率锁定环的可选的实施方案。图1显示一个频率锁定环，包括一个可控振荡器1和一个控制信号发生器2，用于根据一个参考信号Sref和振荡器1的一个输出信号So产生振荡器1的一个控制信号Sc。依照本专利技术的频率锁定环的特征在于，控制信号发生器2包括一个第一回路，该回路包括一个高通滤波器21和一个非线性处理单元22，根据一个参考信号来产生一个第一中间信号S1。控制信号发生器2进一步包括一个第二回路，该回路包括一个高通滤波器23和一个非线性处理单元24，用于根据可控振荡器1的输出信号So来产生一个第二中间信号S2。控制信号发生器2进一步包括一个合并单元25，用于根据第一中间信号S1和第二中间信号S2来产生一个第三中间信号S3。控制信号发生器2包括一个低通滤波器26，用于根据第三中间信号S3来提供控制信号Sc。在图1显示的实施方案中，高通滤波器21和23是微分器，而低通滤波器26是一个积分器。非线性处理单元22是绝对值检测器。图2显示频率锁定环的微分器21的一个实施方案。此后的微分器23与微分器21相同。图中显示的微分器21包括一个第一和一个第二电路模块210、212，通过一个电容元件C相互连接。电容元件C的第一侧连接在电路模块210的节点21f上，而第二侧连接在电路模块212的节点21g上。电路模块210和212均分别连接在相应的输入21a和21b上，而输出21d、21e连接在一个与一个电流源11相连的公共输出21c上。下文中，名称“晶体管”是指一个可控半导体元件，例如一个双极型晶体管或一个单极型晶体管(MOSFET)。可以认为主电极是一个双极型晶体管的发射极和集电极，或者是一个单极型晶体管的源极和漏极。措辞“控制极”用来表示一个双极型晶体管的基极或一个单极型晶体管的栅极。图3显示了第一电路模块210的一个优选实施方案。另外的电路模块212与其相同。其中用节点21b、21g和21e替换节点21a、21f和21d。图中显示的电路模块210包括一个第一、第二和第三回路。第一回路包括一个电阻元件R0，将一个第一晶体管Q0的一个第一主电极连接在恒定电压的一个第一线上。将第一晶体管Q0的另一个主电极连接在一个节点N1的一个电流源I3上。该节点还连接在输入21a上，用来接收一个输入信号电流iin。第二回路包括一个第二晶体管Q1，第二晶体管Q1有一个第一主电极被连接在恒定电压的第一线上，一个第二主电极连接在一个第二电流源I2上。第二晶体管Q1的第二主电极还与在第一晶体管Q0的一个控制电极和节点21f相连。将第二晶体管Q1的一个控制电极连接在第一晶体管Q0的第一主电极上。电路的第三回路包括一个第三和一个第四晶体管。第三晶体管Q3的一个第一主电极连接在恒定电压的第一线上，一个第二主电极连接在第四晶体管Q2的一个第一主电极上。第四晶体管Q2的一个第二主电极连接在输出21d上。第三回路通过一个第五晶体管Q8的主电流路径桥接。后者的控制电极连接在第三晶体管的第二主电极上。电路运行如下。如果在输入节点施加一个信号电流iin，就会依照下式在电容C上产生一个电压VV=iingm---(1)]]>电容上的电压V对应于流过电容的电流ic，这样ic＝s.C.V (2)这一电流ic近似等于由可控半导体元件Q1提供的电流i1，因此i1≈s.C.V (3)此外，在图3显示的电路中下面的关系式分别适用于Q1、Q2、Q3和Q8的基极-发射极电压Vbe1、Vbe2、Vbe3和Vbe8Vbe1+Vbe2＝Vbe3+Vbe8(4)这表示电流i1、i2和i0有i1i2≈i2i0或i1≈i0(5)合并(3)，(1)和(5)得i0=s.cgmiin---(6)]]>在图4中更详细地显示了模电路22。模电路24与其相同。图中显示的电路包括一个用来计算输入信号的符号的第一电路部分221，和一个用来将输入信号的符号乘以输入信号的瞬时值的第二电路部分222。输入信号是差动的，包括一个第一电流I0(1+X)和一个第二电流I0(1+X)。将输入信号施加到第一电路部分和第二电路部分。第一部分包括一个锁存器Q1，Q2，Q3，Q4。由半导体元件Q1和Q2的控制电极形成输入。将输入连接到另外的半导体元件Q11、Q12的一个主电极上。半导体元件Q12、Q1、Q2、Q11形成一个交叉线性环(translinear loop)，确保一份输入电流在晶体管Q1和Q2中流动。连接晶体管Q3和Q4，使得能够放大集电极Q1和Q2中的不平衡，并且最终根据输入电流的符号，使电流IBIAS在晶体管Q9或在Q10中流动。在第二部分将输入电流与其符号相乘，获得的一个代表输入信号模量的输出信号。为了避免滞后现象，可以在Q9和Q10的发射极上增加了两个固定的电流源。图5显示了积分器26的一个可能的实现方法，该方法是E.Seevinck的“Companding current-mode integratorA newcircuit principle for c本文档来自技高网...

【技术保护点】
频率锁定环，包括可控振荡器（１）和控制信号发生器（２），用来根据参考信号（Ｓｒｅｆ）和振荡器（１）的输出信号（Ｓｏ）产生振荡器（１）的控制信号（Ｓｃ），其特征在于，控制信号发生器（２）包括： －第一回路，包括高通滤波器（２１）和非线性处理单元（２２），用于根据参考信号（Ｓｒｅｆ）产生第一中间信号（Ｓ１）， －第二回路，包括高通滤波器（２３）和非线性处理单元（２４），用于根据可控振荡器（１）的输出信号（Ｓｏ）产生第二中间信号（Ｓ２）， －合并单元（２５），用于根据第一中间信号（Ｓ１）和第二中间信号（Ｓ２）产生第三中间信号（Ｓ３）， －低通滤波器（２６），根据第三中间信号（Ｓ３）来提供控制信号（Ｓｃ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：MAT桑杜利努，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]