具有数模转换器的电子电路制造技术

本公开的各实施例涉及具有数模转换器的电子电路。电子电路包括分别接收第一模拟信号和第二模拟信号的第一通道和第二通道。第一通道包括第一数模转换器，该第一数模转换器具有耦合到第一符号比较器的第一输入的输出，并且第二通道包括第二数模转换器。在接收到发信号通知测试阶段的自测试模式信号时，开关网络选择性地将第二数模转换器的输出耦合到第一符号比较器的第二输入。斜坡生成电路向第一数模转换器和第二数模转换器提供数字码的两个相同的斜坡，这两个相同的斜坡相对于彼此以可编程偏移被移位。检查电路基于第一符号比较器的输出发布测试状态信号。输出发布测试状态信号。输出发布测试状态信号。

【技术实现步骤摘要】
具有数模转换器的电子电路


[0001]本公开的实施例涉及用于测试数模转换电路的解决方案。

技术介绍

[0002]实际智能功率器件的不断增长的复杂性决定了电路测试时间的增加。
[0003]智能功率器件总是实现A/D转换结构，其在DFT(测试设计)活动期间需要集中关注以便满足安全要求，因为它们由不同的块组成，这些块应当是可单独测试的以保证完整性。
[0004]在自测试缺失的情况下，块检查通常利用测试程序中的长例程来执行，其中经由通信协议设置所有可能的激励(或它们的子集)并且经由引脚重映射检查输出。该过程通常需要非常长的测试时间，这影响全局器件成本。
[0005]这里描述的解决方案涉及在其输出处耦合到符号比较器的DAC(数模转换器)的测试。
[0006]已知经由通信协议(例如，SPI)将所有数字码应用于DAC输入且经由引脚重新映射检查输出。
[0007]通过考虑：
[0008]根据通信频率，每个通信的持续时间(即，T
COMM
)通常需要数个μs(最大10μs)；
[0009]IC代码改变需要稳定时间，T
SETTL
，通常为1μs；
[0010]每个ATE(自动测试设备)读取的持续时间(T
READ
)通常需要1ms；
[0011]公共DAC通常具有N＝10位；
[0012]DAC的已知解的总测试时间可以利用以下公式计算：
[0013][0014]如先前等式中所示出的，实际的DAC检查需要非常长的测试时间以及在外部测量输出的可能性。

技术实现思路

[0015]基于前面的描述，需要克服前面概述的一个或多个缺点的解决方案。
[0016]根据一个或多个实施例，这样的目的通过如本文所述的电子电路来实现。此外，实施例涉及对应的相关方法以及相关计算机程序产品，该计算机程序产品可以被加载在至少一个计算机的存储器中并且包括用于在产品在计算机上被运行时执行该方法的步骤的软件代码部分。如本文所使用的，对这种计算机程序产品的引用旨在等同于对包含用于控制计算机系统以协调该方法的执行的指令的计算机可读介质的引用。对“至少一个计算机”的引用显然旨在突出以分布式/模块化方式实现本公开的可能性。
[0017]如上所述，本公开提供了关于电子电路的解决方案，该电子电路包括第一通道，该第一通道包括耦合到相应的第一符号比较器的第一数模转换器，该第一符号比较器在其另一输入处接收第一模拟电量，其中
[0018]所述电子电路包括:
[0019]第二通道，至少包括：第二数模转换器，该第二数模转换器在其另一输入处接收第二模拟量；
[0020]开关网络，被配置为：在接收到发信号通知测试阶段的自测试模式信号时，选择性地至少将第二数模转换器的输出耦合到第一符号比较器的输入，第一符号比较器的另一输入被保持耦合到第一数模转换器的输出；
[0021]斜坡生成电路，被配置为向所述第一数模转换器的输入和第二数模转换器的输入发送数字码的两个相同的斜坡，这两个相同的斜坡相对于彼此以可编程偏移被移位；
[0022]检查电路，至少耦合到所述第一符号比较器的输出，该检查电路被配置为至少评估所述第一符号比较器输出，并且基于由至少所述第一符号比较器输出假设的值来发布测试状态信号，特别是go/nogo信号。
[0023]在变型实施例中，所述第二通道中的所述第二数模转换器被耦合到第二符号比较器，并且所述开关网络被配置为在接收到发信号通知测试阶段的自测试模式信号时，选择性地也将第一数模转换器的输出耦合在所述第二符号比较器的输入处，第二符号比较器的另一输入被保持耦合到第二数模转换器的输出。
[0024]所述检查电路被耦合到符号比较器的输出，并且被配置为评估符号比较器输出，并且基于由符号比较器的所述输出假设的值来发布测试状态信号，特别是go/nogo信号。
[0025]在变型实施例中，所述开关网络包括：
[0026]第一开关，其在模式选择信号的控制下选择性地将第一符号比较器的所述另一输入耦合到所述第一模拟量或所述第二数模转换器的输出，
[0027]第二开关，其在所述模式选择信号的控制下选择性地将第二符号比较器的所述另一输入耦合到所述第二模拟量或所述第一数模转换器的输出。
[0028]在变型实施方案中，每个斜坡包括上升斜坡和下降斜坡。具体地，斜坡发生器被配置为：将可编程偏移施加到被施加到数模转换器中的一个数模转换器的上升斜坡、和被施加到另一个数模转换器的下降斜坡。
[0029]在变型实施例中，包括一个或多个电路，特别是延迟触发器，以对比较器的一个或多个输出进行采样，在编程延迟PD内保持所述比较器的一个或多个输出，特别是以考虑被测通道对所施加的测试输入作出反应所需的时间。
[0030]在变型实施方案中，所述检查电路接收关于所述斜坡在时间上的相对位置的信息，并且所述检查电路被配置为检查一个或多个比较器输出是否对应于给定所述斜坡的所述相对位置的预期值。
[0031]在变型实施例中，所述检查电路RP、ORP)检查比较器输出是否相对。
[0032]在变型实施例中，所述通道被包括在模数转换电路中。
[0033]这里描述的解决方案还涉及一种用于测试电路的方法，该电路包括第一通道，该第一通道包括耦合到相应的第一符号比较器的第一数模转换器，该第一符号比较器在其另一输入处接收第一模拟电气量，该方法包括提供：
[0034]第二通道，包括耦合到相应的第二符号比较器的第二数模转换器，该第二符号比较器在其另一输入处接收第二模拟量，
[0035]在接收到发信号通知测试阶段的自测试模式信号时，由开关网络选择性地至少将所述第一数模转换器的输出和所述第二数模转换器的输出耦合在所述第一符号比较器的
输入处，
[0036]生成数字码的两个相同的斜坡，并且将这两个相同的斜坡发送到所述第一DAC的输入和所述第二DAC的输入，这两个相同的斜坡相对于彼此以可编程偏移值被移位，
[0037]至少评估所述第一符号比较器输出，并且基于由至少所述第一符号比较器输出假设的值来发布测试状态信号，特别是go/nogo信号。
[0038]在变型实施例中，所述选择性耦合包括：将第一DAC的输出耦合在第二符号比较器的输入处，第二符号比较器的另一输入被保持耦合到第二DAC，并且将第二DAC的输出耦合到第一比较器的输入，第一符号比较器的另一输入被保持耦合到第二DAC，
[0039]所述评估包括评估符号比较器输出并且基于由符号比较器的输出假设的值来发布测试状态信号，特别是go/nogo信号。
[0040]在变型实施例中，所述选择性地耦合包括：第一开关，其在模式选择信号的控制下将第一符号比较器的所述另一输入选择性地耦合到所述第一模拟量或选择性地耦合到所述第二数模转换器的输出，
[0041]第二开关，其在所述模式选择信号的控制下将第二符号比较器的所述另一输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子电路，包括：第一通道，包括第一数模转换器，所述第一数模转换器具有与第一符号比较器的第一输入耦合的输出，所述第一通道被配置为接收第一模拟信号；第二通道，包括第二数模转换器，所述第二通道被配置为接收第二模拟信号；开关网络，被配置为：在接收到发信号通知测试阶段的自测试模式信号时，选择性地将所述第二数模转换器的输出耦合到所述第一符号比较器的第二输入，所述第一符号比较器的所述第一输入被保持耦合到所述第一数模转换器的所述输出；斜坡生成电路，被配置为：向所述第一数模转换器和所述第二数模转换器提供数字码的两个相同的斜坡，所述两个相同的斜坡相对于彼此以可编程偏移被移位；以及检查电路，被耦合到所述第一符号比较器的输出，所述检查电路被配置为基于所述第一符号比较器的所述输出发布测试状态信号。2.根据权利要求1所述的电子电路，其中所述第二通道包括第二符号比较器，所述第二数模转换器具有与所述第二符号比较器的第一输入耦合的输出，并且所述开关网络被配置为在接收到发信号通知测试阶段的所述自测试模式信号时，选择性地将所述第一数模转换器的所述输出耦合在所述第二符号比较器的第二输入处，所述第二符号比较器的所述第一输入被保持耦合到所述第二数模转换器的所述输出，所述检查电路被耦合到所述第一符号比较器的所述输出和所述第二符号比较器的输出，所述检查电路被配置为：基于所述第一符号比较器的所述输出和所述第二符号比较器的所述输出，发布所述测试状态信号。3.根据权利要求2所述的电路，其中所述开关网络包括：第一开关，被配置为：基于所述自测试模式信号，选择性地将所述第一符号比较器的所述第二输入耦合到所述第一模拟信号或耦合到所述第二数模转换器的所述输出；以及第二开关，被配置为：基于所述自测试模式信号，选择性地将所述第二符号比较器的所述第二输入耦合到所述第二模拟信号或耦合到所述第一数模转换器的所述输出。4.根据权利要求1所述的电路，其中每个斜坡包括上升斜坡和下降斜坡，所述斜坡生成电路被配置为：将所述可编程偏移施加到所述上升斜坡和所述下降斜坡，所述上升斜坡被施加到所述第一数模转换器或所述第二数模转换器中的一个数模转换器，所述下降斜坡被施加到所述第一数模转换器或所述第二数模转换器中的另一个数模转换器。5.根据权利要求2所述的电路，还包括一个或多个延迟触发器，所述一个或多个延迟触发器被配置为：对所述第一符号比较器的所述输出和所述第二符号比较器的所述输出进行采样，并且在编程延迟内保持所述第一符号比较器的所述输出和所述第二符号比较器的所述输出。6.根据权利要求2所述的电路，其中所述检查电路接收关于所述斜坡在时间上的相对位置的信息，并且所述检查电路被配置为：检查所述第一符号比较器输出或所述第二符号比较器输出中的一项或两项是否对应于基于所述斜坡的所述相对位置的预期值。7.根据权利要求2所述的电路，其中所述检查电路检查所述第一符号比较器的所述输出和所述第二符号比较器的所述输出是否相对。8.根据权利要求1所述的电路，其中所述第一通道和所述第二通道被包括在模数转换电路中。
9.一种用于测试电路的方法，所述电路包括第一通道和第二通道，所述第一通道包括第一数模转换器，所述第一数模转换器具有与第一符号比较器的第一输入耦合的输出，所述第一通道被配置为接收第一模拟信号，所述第二通道包括第二数模转换器，所述第二通道被配置为接收第二模拟信号，所述方法包括：在接收到发信号通知测试阶段的自测试模式信号时，由开关网络选择性地将所述第二数模转换器的输出耦合到所述第一符号比较器的第二输入，所述第一符号比较器的所述第一输入被保持耦合到所述第一数模转换器的所述输出；由斜坡生成电路生成数字码的两个相同的斜坡，并且将所述两个相同的斜坡发送到所述第一数模转换器的输入和所述第二数模转换器的输入，所述两个相同的斜坡相对于彼此以可编程偏移被移位；以及由耦合到所述第一符号比较器的输出的检查电路基于所述第一符号比较器的所述输出发布测试状态信号。10.根据权利要求9所述的方法，其中所述第二通道包括第二符号比较器，所述第二数模转换器具有与所述第二符号比较器的第一输入耦合的输出，所述检查电路被耦合到所述第二符号比较器的输出，所述方法还包括：...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：