基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统技术方案

本发明专利技术提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法和系统，包括：初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，等待外部读电路读出数据并生成新的读标志和读地址之后，根据写地址将待写数据写入FIFO；否则根据写地址将待写数据写入FIFO。外部读电路向FIFO输入读信号，并产生读地址和读标志，与写地址和写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行等待外部写电路写入数据产生一个新的写地址和写标志之后，根据读地址读出数据返回外部读电路，否则根据读地址读出数据返回外部读电路。部读电路。部读电路。

【技术实现步骤摘要】
基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统


[0001]本专利技术涉及计算机系统中的超导单磁通量子(RSFQ)微处理器领域，特别涉及超导单磁通量子处理器跨时钟域通信。

技术介绍

[0002]在进行异步时钟域通信时，由于不同时钟域的时钟频率和相位可能都不相同，所以在进行跨时钟域通信时很可能出现如数据丢失，出现不定态等问题。对于这些问题，半导体领域的一种解决方案是采用异步FIFO，工作方式是源时钟域的电路将数据按顺序写入异步FIFO，目的时钟域的电路将数据按顺序读出去，而异步FIFO的作用有存储数据，判定数据有没有写满，有没有读空，以及在出现不定态时避免出现数据错误。
[0003]RSFQ电路领域目前没有可以用于跨时钟域通信的异步FIFO，且由于半导体电路和RSFQ电路的不同，直接将半导体电路中的异步FIFO用RSFQ电路实现后存在一些问题：一是在寄存器数目较少时生成地址，转化成海明码在进行译码这些电路消耗资源太多，二是半导体FIFO为了降低出现亚稳态概率，将地址转化为海明码确保每次生成地址时只有一位地址发生改变以降低出错概率，但是由于RSFQ和半导体电路的区别，这样的设计在RSFQ电路中并没有用。
[0004]即因为地址改变时电路中信号会发生变化，而异步FIFO需要跨时钟域，跨时钟域通信时要使变化的信号数量越少越好，越少越容易减少不定态产生的概率。在半导体电路中用独热编码每次地址变化会有两根信号线电平翻转，而采用海明码只会有一根信号线电平翻转，并且相同根数的信号线，海明码可以表示的地址范围要更大，所以半导体都采用海明码。而rsfq电路中的信号不是电平信号而是脉冲信号。通过两个时钟之间有无脉冲表示1和0,两个时钟之间有脉冲为1，无脉冲为0。因此在跨时钟域通信中，rsfq电路追求的是脉冲数量少，脉冲数量越少越不容易出错，所以采用只有一个1的onehot编码。故半导体领域的异步FIFO也无法直接应用在RSFQ领域。
[0005]因此需要可在RSFQ电路环境下使用的异步FIFO，以匹配不同时钟域的时钟频率和相位。

技术实现思路

[0006]本专利技术的目的是解决RSFQ电路跨时钟域通信的问题，提出了一种适用于RSFQ电路的异步FIFO。
[0007]针对现有技术的不足，本专利技术提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法，其中包括：
[0008]步骤1、初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据该写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，执行步骤2；否则根据该写地址将待写数据写入FIFO；
[0009]步骤2、此时FIFO已写满，等待外部读电路读出数据并生成新的读标志和读地址之
后，根据该写地址将待写数据写入FIFO；
[0010]步骤3、外部读电路向FIFO输入读信号，并产生读地址和读标志，与该写地址和该写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行步骤4，否则根据该读地址读出数据返回该外部读电路；
[0011]步骤4、此时FIFO已读空，等待该外部写电路写入数据产生一个新的写地址和写标志之后，根据该读地址读出数据返回该外部读电路。
[0012]2.如权利要求1所述的基于异步FIFO的超导单磁通量子跨时钟域通信方法，其中该FIFO包括寄存器堆、读控制电路、写控制电路；
[0013]该写控制电路由地址生成器、地址寄存器、数据寄存器、判满电路和时钟门控电路组成；
[0014]该地址生成器由多个D触发器、rtffl、非破坏性读出单元组成，用于在重置信号到来时清空该地址生成器内所有单元，并向最低位D触发器输入一个脉冲，该外部写入电路每来一个时钟，该脉冲将向上位移一位，在时钟到来的同时所有D触发器的输出也将组成一组地址，其中只有原来包含脉冲的D触发器输出为1，其余输出均为0，之后脉冲到达最高位D触发器后，再来时钟则会向rtffl和非破坏性读出单元清空端输出一个脉冲，清空非破坏性读出单元，然后如果这是到达rtffl的第奇数个脉冲，那么rtffl将会向非破坏性读出单元输出一个脉冲，否则不会输出，当非破坏性读出单元中有脉冲时，每来一个时钟，非破坏性读出单元将会输出一个脉冲，该地址生成器的输出为所有D触发器输出的地址和非破坏性读出单输出的地址标志；
[0015]该地址寄存器由多个D触发器组成，输入为地址生成器输出的地址，当时钟到来后会把保存的地址输出；
[0016]该数据寄存器由多个D触发器组成，输入为外部给的多位数据，当时钟到来后就会将该多位数据输出；
[0017]判满电路由地址比较电路、标志比较电路和满标志生成电路组成；
[0018]地址比较电路包括多个非破坏性读出单元和多层融合缓冲组成，非破坏性读出单元的输入为读控制电路的读地址，时钟为该写控制电路的写地址，清空信号为该控制电路传来的读时钟；当读写地址相等，读控制电路生成地址后会先清空该地址比较电路中所有非破坏性读出单元，之后读地址送到该地址比较电路中所有非破坏性读出单元中，写地址生成器每输出一组地址后就会把地址送到该地址比较电路中所有非破坏性读出单元的时钟电路，当读写地址相等时，该地址比较电路中会有一个非破坏性读出单元既有数据又有时钟，所以会输出一个脉冲，这个脉冲经过该多层融合缓冲之后输出；
[0019]标志比较电路由非破坏性读出单元和异或门组成，非破坏性读出单元的输入为该读控制电路的读地址标志，非破坏性读出单元的时钟为写时钟，清空电路为读时钟；异或门的输入分别为写地址标志和非破坏性读出单元的输出，时钟为写时钟；读控制电路每产生一个读标志之后送入该标志比较电路的非破坏性读出单元，之后写时钟到来后会读出该标志比较电路的非破坏性读出单元，并通过控制延迟，让异或门的时钟在异或门的输入都到来之后到达异或门，当异或门的输入不同时即读写地址标志不同时会产生输出；
[0020]满标志生成电路的数据输入为标志比较电路的输出，时钟为地址比较电路的输出，清空电路为写时钟；写时钟先到达该满标志生成电路的D触发器对其进行一次清空，之
后标志比较电路的输出到达，之后地址比较电路的输出到达，如果数据和时钟在一个写时钟周期都到达的话就会产生输出；
[0021]时钟门控电路由多个D触发器和非破坏性读出单元组成，非破坏性读出单元的输入为重置信号和经过两级D触发器的满标志信号，时钟为直接输入的写时钟，清空信号为满标志信号，时钟门控电路的非破坏性读出单元直接控制时钟，当非破坏性读出单元有数据时时钟可以通过非破坏性读出单元之后作用到保存写信号的D触发器中，当非破坏性读出单元没有数据时，时钟被屏蔽，写电路停止工作；
[0022]该读控制电路由地址生成电路、地址寄存器、判空电路和时钟门控电路组成；
[0023]该读控制电路的地址生成电路、地址寄存器和时钟门控电路的组成和工作原理和上述写控制电路的地址生成电路、地址寄存器和时钟门控电路相同；
[0024]判空本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于异步FIFO的超导单磁通量子跨时钟域通信方法，其特征在于，包括：步骤1、初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据该写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，执行步骤2；否则根据该写地址将待写数据写入FIFO；步骤2、此时FIFO已写满，等待外部读电路读出数据并生成新的读标志和读地址之后，根据该写地址将待写数据写入FIFO；步骤3、外部读电路向FIFO输入读信号，并产生读地址和读标志，与该写地址和该写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行步骤4，否则根据该读地址读出数据返回该外部读电路；步骤4、此时FIFO已读空，等待该外部写电路写入数据产生一个新的写地址和写标志之后，根据该读地址读出数据返回该外部读电路。2.如权利要求1所述的基于异步FIFO的超导单磁通量子跨时钟域通信方法，其特征在于，该FIFO包括寄存器堆、读控制电路、写控制电路；该写控制电路由地址生成器、地址寄存器、数据寄存器、判满电路和时钟门控电路组成；该地址生成器由多个D触发器、rtffl、非破坏性读出单元组成，用于在重置信号到来时清空该地址生成器内所有单元，并向最低位D触发器输入一个脉冲，该外部写入电路每来一个时钟，该脉冲将向上位移一位，在时钟到来的同时所有D触发器的输出也将组成一组地址，其中只有原来包含脉冲的D触发器输出为1，其余输出均为0，之后脉冲到达最高位D触发器后，再来时钟则会向rtffl和非破坏性读出单元清空端输出一个脉冲，清空非破坏性读出单元，然后如果这是到达rtffl的第奇数个脉冲，那么rtffl将会向非破坏性读出单元输出一个脉冲，否则不会输出，当非破坏性读出单元中有脉冲时，每来一个时钟，非破坏性读出单元将会输出一个脉冲，该地址生成器的输出为所有D触发器输出的地址和非破坏性读出单输出的地址标志；该地址寄存器由多个D触发器组成，输入为地址生成器输出的地址，当时钟到来后会把保存的地址输出；该数据寄存器由多个D触发器组成，输入为外部给的多位数据，当时钟到来后就会将该多位数据输出；判满电路由地址比较电路、标志比较电路和满标志生成电路组成；地址比较电路包括多个非破坏性读出单元和多层融合缓冲组成，非破坏性读出单元的输入为读控制电路的读地址，时钟为该写控制电路的写地址，清空信号为该控制电路传来的读时钟；当读写地址相等，读控制电路生成地址后会先清空该地址比较电路中所有非破坏性读出单元，之后读地址送到该地址比较电路中所有非破坏性读出单元中，写地址生成器每输出一组地址后就会把地址送到该地址比较电路中所有非破坏性读出单元的时钟电路，当读写地址相等时，该地址比较电路中会有一个非破坏性读出单元既有数据又有时钟，所以会输出一个脉冲，这个脉冲经过该多层融合缓冲之后输出；标志比较电路由非破坏性读出单元和异或门组成，非破坏性读出单元的输入为该读控制电路的读地址标志，非破坏性读出单元的时钟为写时钟，清空电路为读时钟；异或门的输入分别为写地址标志和非破坏性读出单元的输出，时钟为写时钟；读控制电路每产生一个
读标志之后送入该标志比较电路的非破坏性读出单元，之后写时钟到来后会读出该标志比较电路的非破坏性读出单元，并通过控制延迟，让异或门的时钟在异或门的输入都到来之后到达异或门，当异或门的输入不同时即读写地址标志不同时会产生输出；满标志生成电路的数据输入为标志比较电路的输出，时钟为地址比较电路的输出，清空电路为写时钟；写时钟先到达该满标志生成电路的D触发器对其进行一次清空，之后标志比较电路的输出到达，之后地址比较电路的输出到达，如果数据和时钟在一个写时钟周期都到达的话就会产生输出；时钟门控电路由多个D触发器和非破坏性读出单元组成，非破坏性读出单元的输入为重置信号和经过两级D触发器的满标志信号，时钟为直接输入的写时钟，清空信号为满标志信号，时钟门控电路的非破坏性读出单元直接控制时钟，当非破坏性读出单元有数据时时钟可以通过非破坏性读出单元之后作用到保存写信号的D触发器中，当非破坏性读出单元没有数据时，时钟被屏蔽，写电路停止工作；该读控制电路由地址生成电路、地址寄存器、判空电路和时钟门控电路组成；该读控制电路的地址生成电路、地址寄存器和时钟门控电路的组成和工作原理和上述写控制电路的地址生成电路、地址寄存器和时钟门控电路相同；判空电路的标志比较电路多一个非门，写地址标志在进入非破坏性读出单元前先进行一次取反，非门时钟为写时钟，判空电路其余电路和写控制电路的判满电路相同。3.如权利要求1所述的基于异步FIFO的超导单磁通量子跨时钟域通信方法，其特征在于，该步骤1中根据该写信号生成写地址和写标志的过程具体为：根据初始化信号重置写标志和写地址，之后FIFO每收到一次写信号，写地址会增加一，写地址每增加指定次数后，对写标志取反并重置写地址；该步骤3中产生读地址和读标志的过程具体为：根据初始化信号重置读标志和读地址，之后FIFO每收到一次读信号，读地址会增加一，读地址每增加指定次数后，对读标志取反并重置读地址。4.如权利要求1所述的基于异步FIFO的超导单磁通量子跨时钟域通信方法，其特征在于，该写地址和该读地址均采用独热编码。5.一种基于异步FIFO的超导单磁通量子跨时钟域通信系统，其特征在于，包括...

【专利技术属性】
技术研发人员：刘建，唐光明，杨佳洪，郑祥雨，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：