数据先进先出电路制造技术

本发明专利技术公开一种数据先进先出(FIFO)电路，其包含缓存器单元、多个数据复用器以及输出复用器。所述缓存器单元包含多个译码器和N多个缓存器。所述译码器被用于响应于多个相应的输入控制信号和至少一个输入启动信号而输出多个译码信号。所述N多个缓存器被配置为响应于相应的译码器的相应的译码信号而接收输入数据。所述多个数据复用器各自被耦接至所述多个缓存器中的M个，其中N和M为正整数，N等于或大于4，M等于或大于2，以及N大于M。所述输出复用器，耦接至所述多个数据复用器，所述输出复用器被用于依序地提供从所述多个数据复用器的相应的输出。相应的输出。相应的输出。

【技术实现步骤摘要】
数据先进先出电路


[0001]本专利技术涉及一种数据先进先出(first
‑
in first
‑
out,FIFO)电路，且特别是一种用于在高速数据速率应用中运作的内存装置中的数据FIFO电路。

技术介绍

[0002]多个数据先进先出(first
‑
in first
‑
out,FIFO)电路可以用于暂时地存储信息，所述信息用于在以不同的时钟速率运作的两个不同电路之间传输。所述多个FIFO电路以及它们的变体广泛地使用在各种电子应用中，诸如内存装置、存储装置、网络装置、影音存储应用等。在所述内存装置应用中，例如，非易失性内存模块，诸如双倍数据速率(double data rate,DDR)系列(例如，DDR2、DDR3、DDR4等)同步动态随机存取内存(SDRAM)对于诸如个人计算机、服务器等电子装置是必不可少的，其需要基于不同的FIFO电路的输入或输出接口，以在内存芯片和主机之间进行数据转换。所述输入或输出接口被使用于内存写入或读取运作，并且通常地基于用于数据转换的FIFO电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据先进先出(FIFO)电路，其特征在于，所述数据先进先出(FIFO)电路包括：缓存器单元，包含：多个译码器，用于响应于多个相应的输入控制信号和至少一个输入启动信号而输出多个译码信号，以及N多个缓存器，配置为响应于所述多个相应的译码信号而从所述多个相应的译码器接收输入数据；多个数据复用器，每个数据复用器耦接至所述多个缓存器中的M个，其中N和M是正整数，N等于或大于四个，M等于或大于两个，并且M大于M；以及输出复用器，耦接至所述多个数据复用器，用于依序地从所述多个数据复用器提供相应的输出。2.根据权利要求1所述的数据FIFO电路，其特征在于，其中所述N多个缓存器被配置为根据相应的译码信号依序地接收所述输入信号。3.根据权利要求1所述的数据FIFO电路，其特征在于，其中所述多个数据复用器的每一个响应于至少一个输出启动信号向所述输出复用器提供相应的数据，以及所述输出复用器响应于多个相应的控制信号提供来自所述多个数据复用器的相应的输出。4.根据权利要求1所述的数据FIFO电路，其特征在于，其中所述多个数据复用器的第一个被配置为从所述多个相应的M个缓存器的第一缓存器接收相应的输出的第一部分。5.根据权利要求4所述的数据FIFO电路，其特征在于，其中所述多个数据复用器中的第二个被配置为从相应的M个缓存器的第一缓存器接收所述相应的输出的第二部分。6.根据权利要求5所述的数据FIFO电路，其特征在于，其中响应于至少一个输出启动信号，所述输出启动信号代表提供所述第一缓存器的所述相应的输出的启动，所述多个数据复用器的所述第一个和第二个分别将所述多个相应的输出的所述第一部分和所述第二部分作为所述输出复用器的两个输入。7.根据权利要求6所述的数据FIFO电路，其特征在于，其中响应于多个相应的输出控制信号，所述多个输出控制信号代表所述第一缓存器的选择，所述输出复用器依序地提供所述两个输出。8.根据权利要求1所述的数据FIFO电路，其特征在于，其中所述输出复用器为第一输出复用器以及所述数据FIFO电路还包括：第二输出复用器，耦接至所述第一输出复用器，所述第二输出复用器用于选择性地输出由所述第一输出复用器输出的数据的一部分。9.根据权利要求1所述的数据FIFO电路，其特征在于，其中M等于或大于4个以及所述多个数据复用器中的每一个耦接至所述多个缓存器的M个。10.根据权利要求1所述的数据FIFO电路，其特征在于，其中所述多个数据缓存器包含：...

【专利技术属性】
技术研发人员：吴柏勋，许人寿，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：