一种协处理器、电子器件及电子设备制造技术

本申请提供一种协处理器、电子器件及电子设备，协处理器包括：命令FIFO和运算FIFO；取命令模块，与命令FIFO连接，用于获取命令并存放于命令FIFO；取运算参数模块，与运算FIFO连接用于获取运算参数并存放于运算FIFO；控制器分别与取命令模块和取运算参数模块连接，用于在一条命令成功写入命令FIFO后，控制取命令模块获取下一条命令，以及用于在一条命令对应的运算参数成功写入运算FIFO后，控制取运算参数模块获取下一条命令对应的运算参数；算法引擎，分别与控制器和运算FIFO连接，用于在接收到命令后，取出该命令的运算参数进行运算。该方案可以提高协处理器整体表现出的处理速度，从而提高协处理器的性能。提高协处理器的性能。提高协处理器的性能。

【技术实现步骤摘要】
一种协处理器、电子器件及电子设备


[0001]本申请涉及数据处理
，具体而言，涉及一种协处理器、电子器件及电子设备。

技术介绍

[0002]现有的加解密协处理器架构常常采用类似于DMA(Direct Memory Access，直接存储器访问)的结构，以提升加解密性能，结构如图1所示。运行时，在加解密协处理器内部的控制模块的调度下，将需要进行加解密的数据读入到加解密协处理器输入端的FIFO(First in，First out，先进先出，是一种常用的先进先出的数据缓冲器)中，然后数据从输入端的FIFO中，依次送入加解密协处理器内部的相应算法引擎中。算法引擎运算结束后，将处理后的数据通过输出端写入指定存储器地址中。
[0003]但是，在实际使用过程中发现，由于算法引擎的处理性能有限，常会出现一条命令的所有待加解密的数据已经存到加解密协处理器内的FIFO中，但加解密算法引擎还未处理完成，从而使得加解密协处理器的输入端常处于空闲状态的情况。这就造成了加解密协处理器的性能的浪费，降低了加解密协处理器的处理速度。
>
技术实现思路
...

【技术保护点】

【技术特征摘要】
1.一种协处理器，其特征在于，包括：命令FIFO和运算FIFO；取命令模块，与所述命令FIFO连接，用于获取命令，并将获取到的命令存放于所述命令FIFO；取运算参数模块，与所述运算FIFO连接，用于获取运算参数，并将获取到的运算参数存放于所述运算FIFO；控制器，分别与所述取命令模块和所述取运算参数模块连接，用于在一条命令成功写入所述命令FIFO后，控制所述取命令模块获取下一条命令，以及用于在一条命令对应的运算参数成功写入所述运算FIFO后，控制所述取运算参数模块获取下一条命令对应的运算参数；算法引擎，分别与所述控制器和所述运算FIFO连接，用于在接收到所述控制器从所述命令FIFO取出的命令后，从所述运算FIFO中取出该命令对应的运算参数进行运算。2.如权利要求1所述的协处理器，其特征在于，所述控制器包括命令子控制器；其中：所述命令子控制器分别与所述取命令模块和所述命令FIFO连接；所述取命令模块具体用于，将获取到的命令发送给所述命令子控制器，以通过所述命令子控制器将所述命令写入所述命令FIFO；所述命令子控制器用于，将所述命令写入所述命令FIFO，并在将所述命令写入所述命令FIFO后，控制所述取命令模块获取下一条命令。3.如权利要求2所述的协处理器，其特征在于，所述命令子控制器还用于，所述命令子控制器具体用于，对所述取命令模块传来的命令进行正确性校验；若命令正确，将所述命令写入所述命令FIFO。4.如权利要求1所述的协处理器，其特征在于，所述控制器包括运算子控制器；所述运算子控制器分别与所述取运算参数模块和所述命令FIFO连接，用于从所述命令FIFO中读取命令发送给所述取运算参数模块；所述取运算参数模块具体用于，根据所述运算子控制器发来的命令，获取该命令对应的运算参数。5.如权利要求4所述的协处理器，其特征在于，所述运算参数包括密钥和数据；所述运算FIFO包括密钥FIFO和数据FIFO；所述取运算参数模块包括取密钥模块和取数据模块；所述运算子控制器包括密钥子控制器和数据子控制器；...

【专利技术属性】
技术研发人员：张子裕，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：