一种FIFO存储器的多级流水读写方法和装置制造方法及图纸

本发明专利技术公开一种FIFO存储器的多级流水读写方法，包括一个主FIFO和若干串联的小容量FIFO单元，近端写逻辑将数据写入主FIFO后，小容量FIFO单元会根据前级FIFO的空状态和自身FIFO的满状态将数据读出，并依次递送到最后一级小容量FIFO单元，远端读逻辑根据最后一级小容量FIFO单元的空状态即可进行读操作。本发明专利技术还公开了一种FIFO存储器的多级流水读写装置。在大规模集成电路中长距离数据传输的应用条件下，本发明专利技术用若干级联的小容量FIFO实现了对FIFO便捷的读写控制，保留了FIFO非空即读的特性，大幅降低了控制逻辑复杂度，级联方式简单，级数易于扩展。本发明专利技术的辅FIFO存储单元的级联数量可根据时序要求进行灵活配置，适用于不同的应用场景，通用性强。通用性强。通用性强。

A multi-level pipeline reading and writing method and device for FIFO memory

【技术实现步骤摘要】
一种FIFO存储器的多级流水读写方法和装置


[0001]本专利技术涉及数据缓存
，尤其涉及一种FIFO(First Input First Output，先入先出)存储器的多级流水读写方法和装置。

技术介绍

[0002]随着电子信息技术的飞速发展，为缓存数据流、匹配传输速率，FIFO存储器因其先进先出的特性在信息采集、传输、处理等系统中广泛应用，尤其在CPU(Center Process Unit，中央处理器)、DSP(Digital Signal Processor，数字信号处理器)、FPGA(Field Programmable Gate Array,现场可编程门阵列)、AI(Artificial Intelligence，人工智能)、ASIC(Application
‑
Specific Integrate Circuit，领域专用集成电路)等各类数字芯片中，常作为标准的存储器模块来使用。
[0003]随着系统需求的不断增加，数字芯片的规模也越来越大，单片可以集成上百亿的晶体管，往往会存在长数据路径的应用场景，即FIFO的读写逻辑和FIFO的物理距离较远，此时传统做法是通过在FIFO读写的控制和数据通路上插多级流水来保证工作时序，这种控制逻辑非常复杂，而且会损失非空即读的重要特性。因此，有必要设计一种FIFO存储器的多级流水读写方法，既可以非常便捷的支持长距离传输应用时FIFO的读写时序要求，也可以保留非空即读的特性，大幅降低控制逻辑复杂度。

技术实现思路

[0004]为解决长距离传输应用时FIFO的读写控制逻辑复杂的问题和保留非空即读的特性，本专利技术公开了一种FIFO存储器的多级流水读写方法，并开发了适用于各类数字芯片的FIFO存储器的多级流水读写装置，目的是通过一组小容量FIFO的级联和控制，实现长距离传输应用时对FIFO便捷的读写控制，并保留非空即读的特性，小容量FIFO的级联数量可根据时序要求进行灵活配置。
[0005]本专利技术公开了一种FIFO存储器的多级流水读写方法，采用一个主FIFO存储单元(Master FIFO，M_FIFO)和若干个串联的辅FIFO存储单元(Tiny FIFO，小容量FIFO单元)来实现，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，本方法包括，
[0006]近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅
FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
[0007]所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
[0008]所述主FIFO存储单元采用寄存器或RAM实现。
[0009]所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
[0010]本专利技术公开了一种FIFO存储器的多级流水读写装置，包括一个主FIFO存储单元和若干个串联的辅FIFO存储单元，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
[0011]所述的FIFO存储器的多级流水读写装置，所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
[0012]所述的FIFO存储器的多级流水读写装置，所述主FIFO存储单元采用寄存器或RAM实现。
[0013]所述的FIFO存储器的多级流水读写装置，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
[0014]本专利技术的有益效果为：
[0015]1、在大规模集成电路中长距离数据传输的应用条件下，本专利技术用若干级联的小容量FIFO实现了对FIFO便捷的读写控制，保留了FIFO非空即读的特性，大幅降低了控制逻辑复杂度；
[0016]2、本专利技术通过1个主FIFO和级联的N个小容量FIFO单元实现了FIFO数据的长距离传输，级联方式简单，级数易于扩展；
[0017]3、本专利技术输入输出接口均为标准的FIFO读写接口，使用简单；
[0018]4、本专利技术的辅FIFO存储单元的级联数量可根据时序要求进行灵活配置，适用于不同的应用场景，通用性强。
附图说明
[0019]图1为本专利技术FIFO存储器的多级流水读写方法的实现结构框图；
[0020]图2为FIFO存储器的多级流水读写方法的实施例中小容量FIFO单元结构图；
[0021]图3为FIFO存储器的多级流水读写方法的实施例中支持3级流水读写FIFO存储器的工作时序图。
具体实施方式
[0022]为了更好的了解本
技术实现思路
，这里给出一个实施例。
[0023]实施例一：
[0024]本专利技术公开了一种FIFO存储器的多级流水读写方法，采用一个主FIFO存储单元(Master FIFO，M_FIFO)和若干个串联本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FIFO存储器的多级流水读写方法，其特征在于，采用一个主FIFO存储单元和若干个串联的辅FIFO存储单元来实现，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，本方法包括，近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。2.如权利要求1所述的FIFO存储器的多级流水读写方法，其特征在于，所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。3.如权利要求1所述的FIFO存储器的多级流水读写方法，其特征在于，所述主FIFO存储单元采用寄存器或RAM实现。4.如权利要求1所述的FIFO存储器的多级流水读写方法，其特征在于，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。5....

【专利技术属性】
技术研发人员：李想，田震，杨健，朱旭，刘杰，
申请(专利权)人：中国人民解放军三二八零二部队，
类型：发明
国别省市：