非对称决策反馈均衡制造技术

本公开涉及非对称决策反馈均衡。本发明专利技术提供了用于实施改进的决策反馈均衡的系统和方法。在一个实施例中，一种方法包含：跨一组电压扫描参考电压信号以找到眼图的中心点；确定所述眼图中相对于所述眼图的所述中心点是否存在非对称性；以及当确定存在非对称性时，生成控制信号以选择要应用于输入数据位的决策反馈均衡模式。馈均衡模式。馈均衡模式。

【技术实现步骤摘要】
非对称决策反馈均衡


[0001]本公开的实施例总体上涉及半导体存储器装置的领域。更具体地，本公开的实施例涉及选择性地使用半导体存储器装置的决策反馈均衡器(DFE)电路来校正传输信号中的失真。

技术介绍

[0002]存储器装置的运行速率，包含存储器装置的数据速率，一直随着时间推移而提高。作为存储器装置的速度提高的副作用，由于失真所致的数据错误可能增加。例如，可能发生传输数据之间的符号间干扰，因此先前接收的数据影响目前接收的数据(例如，先前接收的数据影响并且干扰随后接收的数据)。一种用于校正这种干扰的方式是使用决策反馈均衡器(DFE)电路，所述DFE电路可以被编程为抵消(即，消除、缓解)信道对传输数据的影响。
[0003]另外，校正传输信号中的失真仍旧很重要。然而，常规的失真校正技术可能不会充分地校正信号的失真。当应用于特定环境时，由常规的失真校正技术产生的误差对最终数据造成附加失真，因此降低在存储器装置内传输的数据的可靠性。

技术实现思路

[0004]根据本公开的一个实施例，提供一种装置。所述装置包括：决策反馈均衡器(DFE)电路，所述DFE电路在操作时接收输入位并生成与所述DFE电路在接收所述输入位之前接收的第二输入位相对应的校正位，其中所述DFE电路包括：DFE。所述DFE包括：第一接收器，所述第一接收器在操作时将所述输入位的电压电平与第一参考电压进行比较以生成具有第一逻辑电平的第一结果信号；第二接收器，所述第二接收器在操作时将所述输入位的所述电压电平与第二参考电压进行比较以生成具有第二逻辑电平的第二结果信号；选择电路；以及控制电路。所述选择电路包括：第一输入，所述第一输入耦合到所述第一接收器以接收所述第一结果信号；第二输入，所述第二输入耦合到所述第二接收器以接收所述第二结果信号；输出，所述输出在操作时选择性地传输所述第一结果信号和所述第二结果信号中的一个；以及控制输入，所述控制输入在操作时接收控制信号以控制所述第一结果信号和所述第二结果信号中的一个从所述输出的选择性传输。所述控制电路耦合到所述控制输入，其中所述控制电路在操作时基于所述第一结果信号的所述第一逻辑电平和所述校正位的第三逻辑电平或所述第二结果信号的所述第二逻辑电平和所述校正位的所述第三逻辑电平来生成所述控制信号。
[0005]根据本公开的另一实施例，提供一种装置。所述装置包括：选择电路。所述选择电路包括：第一输入，所述第一输入在操作时接收基于输入位的电压电平与第一参考电压的比较而生成的具有第一逻辑电平的第一结果信号；第二输入，所述第二输入在操作时接收基于所述输入位的所述电压电平与第二参考电压的比较而生成的具有第二逻辑电平的第二结果信号；第三输入，所述第三输入在操作时至少部分地基于在接收所述输入位之前接收的第二输入位来接收校正位；第一控制电路，所述第一控制电路耦合到所述第一输入和
所述第三输入，其中所述第一控制电路在操作时生成第一控制信号；第二控制电路，所述第二控制电路耦合到所述第二输入和所述第三输入，其中所述第二控制电路在操作时生成第二控制信号；以及输出，所述输出在操作时选择性地传输所述第一控制信号、所述第二控制信号和所述校正位中的一个。
[0006]根据本公开的又一实施例，提供一种方法。所述方法包括：跨一组电压扫描参考电压信号以找到眼图的中心点；确定所述眼图中相对于所述眼图的所述中心点是否存在非对称性；以及当确定存在所述非对称性时，生成控制信号以选择要应用于输入数据位的决策反馈均衡模式。
附图说明
[0007]在阅读以下详细描述并且参考附图之后可以更好地理解本公开的各个方面，在附图中：
[0008]图1是示出根据本公开的实施例的存储器装置的某些特征的简化框图；
[0009]图2是示出根据本公开的实施例的图1的存储器装置的决策反馈均衡器电路的框图；
[0010]图3示出了根据本公开的实施例的图2的决策反馈均衡器电路的决策反馈均衡器的实施例；
[0011]图4示出了根据本公开的实施例的针对图1的存储器装置的存储器元件生成的眼图；
[0012]图5示出了根据本公开的实施例的表示利用图2的决策反馈均衡器电路的决策反馈均衡器进行均衡的输入位的波形的图形；
[0013]图6示出了根据本公开的实施例的表示利用图2的决策反馈均衡器电路的决策反馈均衡器进行均衡的输入位的波形的第二图形；
[0014]图7示出了根据本公开的实施例的图2的决策反馈均衡器电路的决策反馈均衡器的第二实施例；
[0015]图8示出了根据本公开的实施例的图2的决策反馈均衡器电路的决策反馈均衡器的第三实施例；
[0016]图9示出了根据本公开的实施例的图2的决策反馈均衡器电路的决策反馈均衡器的第四实施例；
[0017]图10示出了根据本公开的实施例的决策反馈均衡器选择电路；
[0018]图11示出了根据本公开的实施例的训练存储器装置的存储器元件的方法；
[0019]图12示出了根据本公开的实施例针对图11中的训练方法生成的眼图；
[0020]图13示出了图2的决策反馈均衡器电路的决策反馈均衡器的第一组接收器对；以及
[0021]图14示出了图2的决策反馈均衡器电路的决策反馈均衡器的第二组接收器对。
具体实施方式
[0022]下文将描述一或多个具体实施例。为了提供这些实施例的简要描述，本说明书中并未描述实际实施方案的所有特征。应当理解，在任何此类实际实施方案的发展中，如同在
任何工程或设计项目中，必须制定多个实施方案特定性的决策以实现研发者的特定目标，诸如遵守系统相关和企业相关约束条件，这可以从一个实施方案到另一实施方案有所变化。此外，应当理解，此类发展努力可能是复杂且耗时的，然而将是从本公开中获益的普通技术人员从事的设计、构造和制造的日常例程。
[0023]使用存储器装置(或在其它位置处，例如，在从存储器装置接收数据的存储器装置的信道的非存储器侧上或在利用N/N存储器驱动器、低压源端接逻辑(LVSTL)或其它N/N型驱动器的一或多个电子芯片中)的反馈均衡器(DFE)来执行失真校正技术可能很有价值。例如，在存储器的背景下，DFE可以用于正确补偿存储器装置的接收数据中的失真。这确保了准确的值被存储在存储器装置的存储器中。DFE可以使用先前的位数据来创建校正值以补偿由紧接在前的位数据导致的失真。例如，最近的前一位对当前位的失真影响可能比若干个数据位之前传输的数据位(例如，其可以被描述为单位间隔(UI)或位时间/周期)对当前位的失真影响更大，从而导致校正值在两个位之间是不同的。在对这些水平进行校正的情况下，DFE可操作以校正所发射的位的失真。
[0024]因此，本公开涉及一种决策反馈均衡器(DFE)，其利用先前数据的一或多个位以输出基于输入信号与偏移参考信号之间的比较而生成的生成信号。在一些实施例中，DFE可以通过基于一或多个先前位选择与当前位进行比较的偏移参考电压来校正失真因数。然而，在一些环境中，当存储器装置的部分(例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：决策反馈均衡器DFE电路，所述DFE电路在操作时接收输入位并生成与所述DFE电路在接收所述输入位之前接收的第二输入位相对应的校正位，其中所述DFE电路包括：DFE，所述DFE包括：第一接收器，所述第一接收器在操作时将所述输入位的电压电平与第一参考电压进行比较以生成具有第一逻辑电平的第一结果信号；第二接收器，所述第二接收器在操作时将所述输入位的所述电压电平与第二参考电压进行比较以生成具有第二逻辑电平的第二结果信号；选择电路，所述选择电路包括：第一输入，所述第一输入耦合到所述第一接收器以接收所述第一结果信号；第二输入，所述第二输入耦合到所述第二接收器以接收所述第二结果信号；输出，所述输出在操作时选择性地传输所述第一结果信号和所述第二结果信号中的一个；以及控制输入，所述控制输入在操作时接收控制信号以控制所述第一结果信号和所述第二结果信号中的一个从所述输出的选择性传输；以及控制电路，所述控制电路耦合到所述控制输入，其中所述控制电路在操作时基于所述第一结果信号的所述第一逻辑电平和所述校正位的第三逻辑电平或所述第二结果信号的所述第二逻辑电平和所述校正位的所述第三逻辑电平来生成所述控制信号。2.根据权利要求1所述的装置，其中所述控制电路包括：第三输入，所述第三输入在操作时接收所述校正位；第四输入，所述第四输入在操作时接收所述第一结果信号；反相器，所述反相器耦合到所述第三输入；与非门，所述与非门具有耦合到所述反相器的第五输入、耦合到所述第四输入的第六输入；以及第二输出，所述第二输出耦合到所述与非门，其中所述第二输出在操作时传输由所述与非门生成的信号作为所述控制信号。3.根据权利要求2所述的装置，其中所述DFE包括锁存器，所述锁存器在操作时从所述第一接收器接收所述第一结果信号并延迟所述第一结果信号到所述选择电路的所述第一输入和所述控制电路的所述第四输入的传输。4.根据权利要求1所述的装置，其中所述控制电路包括：第三输入，所述第三输入在操作时接收所述校正位；第四输入，所述第四输入在操作时接收所述第二结果信号；反相器，所述反相器耦合到所述第四输入；与非门，所述与非门具有耦合到所述第三输入的第五输入、耦合到所述反相器的第六输入；以及第二输出，所述第二输出耦合到所述与非门，其中所述第二输出在操作时传输由所述与非门生成的信号作为所述控制信号。5.根据权利要求4所述的装置，其中所述DFE包括锁存器，所述锁存器在操作时从所述第二接收器接收所述第二结果信号并延迟所述第二结果信号到所述选择电路的所述第二
输入和所述控制电路的所述第四输入的传输。6.根据权利要求1所述的装置，其中所述第一接收器在时钟信号的上升沿处将所述输入位的所述电压电平与所述第一参考电压进行比较，其中所述第二接收器在所述时钟信号的所述上升沿处将所述输入位的所述电压电平与所述第二参考电压进行比较。7.根据权利要求6所述的装置，其中所述DFE包括：第三接收器，所述第三接收器在操作时将第二输入位的第二电压电平与所述第一参考电压进行比较以生成具有第四逻辑电平的第三结果信号；第四接收器，所述第四接收器在操作时将所述第二输入位的所述第二电压电平与所述第二参考电压进行比较以生成具有第五逻辑电平的第四结果信号；第二选择电路，所述第二选择电路包括：第三输入，所述第三输入耦合到所述第三接收器以接收所述第三结果信号；第四输入，所述第四输入耦合到所述第四接收器以接收所述第四结果信号；第二输出，所述第二输出在操作时选择性地传输所述第三结果信号和所述第四结果信号中的一个；以及第二控制输入，所述第二控制输入在操作时接收第二控制信号以控制所述第三结果信号和所述第四结果信号中的一个从所述输出的选择性传输；以及第二控制电路，所述第二控制电路耦合到所述第二控制输入，其中所述第二控制电路在操作时基于所述第三结果信号的所述第四逻辑电平和第二校正位的第六逻辑电平或所述第四结果信号的所述第五逻辑电平和所述第二校正位的所述第六逻辑电平来生成所述第二控制信号。8.根据权利要求7所述的装置，其中所述第三接收器在所述时钟信号的所述上升沿之后的所...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：