半导体存储器件及其制造方法技术

本发明专利技术提供一种半导体存储器件及其制造方法，该器件包括：基底、隔离绝缘层及相互支撑的多个电容器，所述电容器包括：下电极板、多晶硅层、绝缘介质层及上电极板，下电极板包括四周侧壁和底部并形成一腔体，底部穿过隔离绝缘层与基底的接触插塞连接；多晶硅层填充于下电极板围成的腔体内，表面高度与腔体顶部保持一定距离；绝缘介质层覆盖于下电极板表面以及多晶硅层表面；上电极板覆盖于绝缘介质层表面。本发明专利技术能够增加电容器的极板面积。本发明专利技术能够增加电容器的极板面积。本发明专利技术能够增加电容器的极板面积。

【技术实现步骤摘要】
半导体存储器件及其制造方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种半导体存储器件及其制造方法。

技术介绍

[0002]在动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)中，电容器与晶体管连接，构成基本的存储单元。随着工艺技术节点的降低，如何在小尺寸的情况下保持电容器具有足够的电容量成为一个必须解决的技术难题。柱状(pillar)电容目前在17nm工艺节点及以下，具有较高的应用。但是，柱状电容的电极板面积较小，需要将其结构改善以增大其电容量。

技术实现思路

[0003]为解决上述问题，本专利技术提供了一种半导体存储器件及其制造方法，能够增加电容器的极板面积，获得更大的电荷存储能力。
[0004]第一方面，本专利技术提供一种半导体存储器件，包括：
[0005]基底，所述基底上设有分立设置的多个接触插塞；
[0006]隔离绝缘层，覆盖于所述基底表面；以及，
[0007]多个电容器，所述多个电容器分离为相互支撑的多组电容器，同一组电容器内的不同电容器之间通过支撑结构相互支撑，其中所述电容器包括：
[0008]下电极板，所述下电极板包括四周侧壁和底部并形成一腔体，所述下电极板的底部穿过所述隔离绝缘层与所述接触插塞连接；
[0009]多晶硅层，填充于所述下电极板围成的腔体内，所述多晶硅层的表面高度与所述腔体顶部保持一定距离；
[0010]绝缘介质层，覆盖于所述下电极板表面以及所述多晶硅层表面；<br/>[0011]上电极板，覆盖于所述绝缘介质层表面。
[0012]可选地，所述支撑结构设置在相互支撑的电容器的下电极板之间，所述支撑结构包括：
[0013]第一支撑层，位于相互支撑的下电极板靠近极板中间的位置；
[0014]第二支撑层，位于相互支撑的下电极板靠近极板顶部的位置；
[0015]所述多晶硅层的表面高度介于第一支撑层和第二支撑层之间。
[0016]可选地，所述第一支撑层和所述第二支撑层的材料为SiN或者SiCN。
[0017]可选地，所述下电极板和所述上电极板的材料为TiN。
[0018]可选地，所述绝缘介质层的材料为ZrO2、HfO2、ZrSiO
x
、HfSiO
x
、Al2O3和TiO2中的一种或几种的混合。
[0019]第二方面，本专利技术提供一种半导体存储器件的制造方法，包括：
[0020]提供基底，所述基底上设有分立设置的多个接触插塞；
[0021]在所述基底表面形成隔离绝缘层；
[0022]在所述隔离绝缘层上方依次形成第一牺牲层、第一支撑层、第二牺牲层、第二支撑层以及硬掩膜层；
[0023]图案化所述硬掩膜层，并以图案化的硬掩膜层为掩膜进一步从上至下刻蚀所述第二支撑层、第二牺牲层、第一支撑层、第一牺牲层及隔离绝缘层，以便形成多个分立设置的电容孔，每个电容孔对应一个接触插塞，最后去除剩余的硬掩膜层；
[0024]在所述电容孔侧壁和底部形成下电极板；
[0025]在所述下电极板围成的腔体内形成多晶硅层，所述多晶硅层的表面高度介于第一支撑层和第二支撑层之间；
[0026]去除所述第二牺牲层及所述第一牺牲层；
[0027]形成绝缘介质层于所述下电极板表面以及所述多晶硅层表面；
[0028]形成上电极板于所述绝缘介质层表面。
[0029]可选地，使用原子层沉积的方式形成下电极板。
[0030]可选地，在所述下电极板围成的腔体内形成多晶硅层包括：
[0031]沉积多晶硅层，充满所述下电极板围成的腔体；
[0032]使用化学机械抛光工艺去除位于腔体外部的多晶硅层；
[0033]对位于腔体内部的多晶硅层进行回刻蚀，使得多晶硅层的表面高度介于第一支撑层和第二支撑层之间。
[0034]可选地，去除所述第二牺牲层及所述第一牺牲层包括：
[0035]对所述第二支撑层进行光刻和刻蚀，在所述第二支撑层上形成窗口；
[0036]利用所述第二支撑层上的窗口对所述第二牺牲层进行湿法刻蚀；
[0037]以相同的图案对所述第一支撑层进行光刻和刻蚀，在所述第一支撑层上形成窗口；
[0038]利用所述第一支撑层上的窗口对所述第一牺牲层进行湿法刻蚀。
[0039]可选地，所述绝缘介质层的材料为ZrO2、HfO2、ZrSiO
x
、HfSiO
x
、Al2O3和TiO2中的一种或几种的混合。
[0040]本专利技术提供的半导体存储器件及其制造方法，能够增加电容器的极板面积，获得更大的电荷存储能力。
附图说明
[0041]图1示出了本专利技术一实施例提供的半导体存储器件的结构截面图；
[0042]图2至图10示出了本专利技术一实施例提供的半导体存储器件制造方法的工艺步骤。
具体实施方式
[0043]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0044]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制
的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0045]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0046]图1示出了本专利技术实施例提供的一种半导体存储器件的截面图。如图1所示，本专利技术实施例提供一种半导体存储器件，该器件包括：基底101、接触插塞102、隔离绝缘层103、下电极板104、多晶硅层105、绝缘介质层106、上电极板107、第一支撑层108和第二支撑层109。
[0047]基底101可以包括硅基底、锗基底、硅
‑
锗基底等。在基底101上预先形成了分立设置的多个接触插塞102。接触插塞102是DRAM结构中用来连接晶体管和电容器存储节点的接触结构，通常为多晶硅。隔离绝缘层103覆盖于基底101的表面。隔离绝缘层103常用的材料为氮化物，如SiN。在隔离绝缘层103的上方为呈阵列分布的多个电容器，这些本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，其特征在于，包括：基底，所述基底上设有分立设置的多个接触插塞；隔离绝缘层，覆盖于所述基底表面；以及，多个电容器，所述多个电容器分离为相互支撑的多组电容器，同一组电容器内的不同电容器之间通过支撑结构相互支撑，其中所述电容器包括：下电极板，所述下电极板包括四周侧壁和底部并形成一腔体，所述下电极板的底部穿过所述隔离绝缘层与所述接触插塞连接；多晶硅层，填充于所述下电极板围成的腔体内，所述多晶硅层的表面高度与所述腔体顶部保持一定距离；绝缘介质层，覆盖于所述下电极板表面以及所述多晶硅层表面；上电极板，覆盖于所述绝缘介质层表面。2.根据权利要求1所述的半导体存储器件，其特征在于，所述支撑结构设置在相互支撑的电容器的下电极板之间，所述支撑结构包括：第一支撑层，位于相互支撑的下电极板靠近极板中间的位置；第二支撑层，位于相互支撑的下电极板靠近极板顶部的位置；所述多晶硅层的表面高度介于所述第一支撑层和所述第二支撑层之间。3.根据权利要求2所述的半导体存储器件，其特征在于，所述第一支撑层和所述第二支撑层的材料为SiN或者SiCN。4.根据权利要求1所述的半导体存储器件，其特征在于，所述下电极板和所述上电极板的材料为TiN。5.根据权利要求1所述的半导体存储器件，其特征在于，所述绝缘介质层的材料为ZrO2、HfO2、ZrSiO
x
、HfSiO
x
、Al2O3和TiO2中的一种或几种的混合。6.一种半导体存储器件的制造方法，其特征在于，包括：提供基底，所述基底上设有分立设置的多个接触插塞；在所述基底表面形成隔离绝缘层；在所述隔离绝缘层上方依次形成第一牺牲...

【专利技术属性】
技术研发人员：徐康元，项金娟，李亭亭，刘青，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：