一种基于VGS的CMOS基准电压源制造技术

本发明专利技术属于模拟电路设计技术领域，具体的说是涉及一种基于VGS的CMOS基准电压源。本发明专利技术为了避免在CMOS工艺中双极性晶体管难以制造的问题，利用MOS管的阈值电压的温度特性，产生一个NMOS管的栅源电压与PMOS的栅源电压之差，利用通过调整相应电阻的比例，实现了一个与温度无关的电压基准源，本发明专利技术电路具有低功耗，高电源抑制比，零温漂等特点。零温漂等特点。零温漂等特点。

【技术实现步骤摘要】
一种基于VGS的CMOS基准电压源


[0001]本专利技术属于模拟电路设计
，具体的说是涉及一种基于VGS的CMOS基准电压源。

技术介绍

[0002]传统带隙基准电压源是利用双极性晶体管的温度特性，利用正温度特性和负温度特性成比例叠加而得到一个与温度无关的电压源。而现代CMOS工艺中，双极性晶体管难以制造，需采用更高成本的BCD工艺以获得更优的性能。

技术实现思路

[0003]有鉴于此，本专利技术提出了一种基于VGS的CMOS基准电压源，如图1所示。此专利技术不需要使用双极性晶体管，利用MOS管的阈值电压温度特性来构成零温度系数的基准电压，另外本专利技术电路中没有运算放大器模块，从而节省了功耗。
[0004]本专利技术通过NMOS管和PMOS管的阈值电压温度特性来构成零温度系数的基准电压，如图1所示。输出电压Vref等于第七晶体管M7的栅源电压乘以一个比例系数减去第八晶体管M8的栅源电压，该比例系数由第一电阻R1和第二电阻R2决定；由于NMOS和PMOS的栅源电压与其阈值电压有关，且其两者阈值电压温度特性相反，通过合适的比例系数则可以得到零温度系数的基准电压。
[0005]本专利技术的技术方案为：
[0006]一种基于VGS的CMOS基准电压源，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一电阻R1、第二电阻R2、第三电阻R3，其中，
[0007]第一晶体管M1的源极接地，漏极接自身的栅极和第三晶体管M3的漏极、栅极接第二晶体管M2的栅极；
[0008]第二晶体管M2的源极与第三电阻R3的一端连接，漏极接第四晶体管M4的漏极，栅极接第一晶体管M1的栅极；
[0009]第三晶体管M3的源极接第五晶体管M5的漏极，漏极接第一晶体管M1的漏极、栅极接第四晶体管M4的栅极；
[0010]第四晶体管M4的源极接第六晶体管M6的漏极，漏极接自身的栅极和第二晶体管M2的漏极，栅极接第三晶体管M3的栅极；
[0011]第五晶体管M5的源极接电源VDD，漏极接第三晶体管M3的源极、栅极接第六晶体管M6的栅极；
[0012]第六晶体管M6的源极接电源VDD，漏极接自身的栅极和第四晶体管M4的源极，栅极接第五晶体管M5的栅极；
[0013]第七晶体管M7的源极接地，漏极作为输出点电压Vref且接第八晶体管M8的栅极和
漏极，栅极接第一电阻R1和第二电阻R2的一端；
[0014]第八晶体管M8的源极接第九晶体管M9的漏极、第二电阻R2的一端、第十一晶体管M11和第十二晶体管M12的栅极，漏极作为输出点电压Vref且接第七晶体管M7的漏极；
[0015]第九晶体管M9的源极接第十晶体管M10的漏极，漏极接第八晶体管M8的源极；栅极接第四晶体管M4的栅极；
[0016]第十晶体管M10的源极接电源VDD，漏极接第九晶体管M9的源极；栅极接第六晶体管M6的栅极；
[0017]第十一晶体管M11的源极接地，漏极接第十二晶体管M12的漏极和第十四晶体管M14的栅极，栅极接第八晶体管M8的源极；
[0018]第十二晶体管M12的源极接第十三晶体管M13的漏极和栅极，漏极接第十一晶体管M11的漏极，栅极接第八晶体管M8的源极；
[0019]第十三晶体管M13的源极接电源电压VDD，漏极接第十二晶体管M12的源极；栅极接自身的漏极；
[0020]第十四晶体管M14的源极接地，漏极接第十晶体管M10的栅极，栅极接第十一晶体管M11和第十二晶体管M12的漏极；
[0021]第一电阻R1的一端接第七晶体管M7的栅极，另一端接地；
[0022]第二电阻R2的一端接第七晶体管M7的栅极，另一端接第八晶体管M8的源极；
[0023]第三电阻R3的一端接第二晶体管M2的源极，另一端接地；
[0024]第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第三电阻R3组成电流产生电路，其产生一个与比例系数K和第三电阻R3有关的电流，该电流通过电流镜被第九晶体管M9和第十晶体管M10所在支路复制、复制的电流流过第七晶体管M7、第八晶体管M8、第一电阻R1和第二电阻R2。
[0025]由于第七晶体管M7的栅极不流入电流，所以流过第一电阻R1和第二电阻R2的电流相同且都等于第七晶体管M7的栅源电压除以第一电阻R1的值，所以第八晶体管M8的源极电压与第七晶体管M7的栅源电压成比例，输出电压Vref等于第八晶体管M8的源极电压减去其栅源电压。
[0026]第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14构成启动电路，防止电路进入简并态，使该电路在上电之后进入正常工作模式。
[0027]本专利技术增益效果：本专利技术公开了一种全MOS器件的基准电压源，避免了在CMOS工艺中双极性晶体管难以制造的问题，该电路利用MOS管的阈值电压的温度特性，产生一个NMOS管的栅源电压与PMOS的栅源电压之差，利用通过调整相应电阻的比例，实现了一个与温度无关的电压基准源，本专利技术电路具有低功耗，高电源抑制比，零温漂等特点。
附图说明
[0028]图1为所专利技术的一种基于VGS的CMOS基准电压源电路原理图；
[0029]图2为所专利技术的基于VGS的CMOS基准电压源的输出电压的温度特性图；
[0030]图3为所专利技术的基于VGS的CMOS基准电压源的启动瞬态波形。
具体实施方式
[0031]下面结合附图对本专利技术进行详细描述。
[0032]为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图、数学式和具体实施方式进行详细地说明。
[0033]本专利技术的一种基于VGS的CMOS基准电压源，其特征在于，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一电阻R1、第二电阻R2、第三电阻R3，其中，第一晶体管M1的源极接地，漏极接自身的栅极和第三晶体管M3的漏极、栅极接第二晶体管M2的栅极；第二晶体管M2的源极与第三电阻R3的一端连接，漏极接第四晶体管M4的漏极，栅极接第一晶体管M1的栅极；第三晶体管M3的源极接第五晶体管M5的漏极，漏极接第一晶体管M1的漏极、栅极接第四晶体管M4的栅极；第四晶体管M4的源极接第六晶体管M6的漏极，漏极接自身的栅极和第二晶体管M2的漏极，栅极接第三晶体管M3的栅极；第五晶体管M5的源极接电源VDD，漏极接第三晶体管M3的源极、栅极接第六晶体管M6的栅极；第六晶体管M6的源极接电源VDD，漏极接自身的栅极和第四晶体管M4的源极，栅极接第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于VGS的CMOS基准电压源，其特征在于，包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)、第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)；其中，第一晶体管(M1)的源极接地，漏极接自身的栅极和第三晶体管(M3)的漏极，第一晶体管(M1)的栅极接第二晶体管(M2)的栅极；第二晶体管(M2)的源极与第三电阻(R3)的一端连接，漏极接第四晶体管(M4)的漏极，第二晶体管(M2)的栅极接第一晶体管(M1)的栅极；第三晶体管(M3)的源极接第五晶体管(M5)的漏极，第三晶体管(M3)的漏极接第一晶体管(M1)的漏极，第三晶体管(M3)的栅极接第四晶体管(M4)的栅极；第四晶体管(M4)的源极接第六晶体管(M6)的漏极，第四晶体管(M4)的漏极接自身的栅极和第二晶体管(M2)的漏极，第四晶体管(M4)的栅极接第三晶体管(M3)的栅极；第五晶体管(M5)的源极接电源VDD，漏极接第三晶体管(M3)的源极，第五晶体管(M5)的栅极接第六晶体管(M6)的栅极；第六晶体管(M6)的源极接电源VDD，漏极接自身的栅极和第四晶体管(M4)的源极，第六晶体管(M6)的栅极接第五晶体管(M5)的栅极；第七晶体管(M7)的源极接地，漏极作为输出点电压Vref且接第八晶体管(M8)的栅极和漏极，第七晶体管(M7)的栅极接第一电阻(R1)和第二电阻(R2)...

【专利技术属性】
技术研发人员：唐鹤，熊兴，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：