解码借助于二进制卷积码加密的数据序列的方法技术

ＭａｘＬｏｇＭＡＰ算法解码借助于二进制卷积码加密的Ｋ位信息比特组成的数据序列的方法。在其第一计算行程中，在格构图中，沿正方向和沿反方向准确地计算量度值，然而从该格构图中，只有一个选出作为进一步的计算行程的支持位置，存储在存储器中。借助于该支持位置在进一步的计算行程中准确地计算位于第一计算行程的支持位置之间的量度值。构成软输出值用于解码，在ｎ个行程以后准确地得出所有的所述软输出值。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用MaxLogMAP算法解码借助于二进制卷积码加密的K位信息比特组成的数据序列的方法。例如根据GSM/EDGE移动无线电标准制造的，无线电通信系统的语音信道中和数据信道中，为了数据编码或数据解码采用二进制卷积代码。对于所谓的“软输入/软输出解码”的一种优选算法是通常借助于最大近似(MaxLogMAP算法)实现的著名的“逐符号记录似然性最大经验概率”算法(LogMAP-Algorithmus)。基本的MAP算法例如说明于L.R.Bahl等的文章“OptimalDecoding of Linear Codes for Minimizing Symbol Error Rate”，IEEE Transactions on Information Theery，284-287页，1974年3月，MaxLogMAP算法可以参阅J.Hagenauer等的文章“IterativeDecoding of Binary Block and Convolutional Codes”IEEETransactions on Information Theory，vol.42，no.2，429-445页，1996年3月。借助于所谓的“滑动的窗口”(解码窗口)进行的Window-MaxLogMAP算法说明于A.J.Viterbi的文章“An Intuitive Justification anda Simplified Implementation of the MAP Decoder forConvolutional Codes”，IEEE Journal on Selected Areas inCommunications，vo.16，no.2，260-264页，1998年2月。二进制格构图用作借助于二进制卷积代码加密的数据序列解码的基础。属于数据序列的一位信息比特的格构图的段把m(卷积代码的记忆长度)个以前的信息比特所有可能组合记录成为2m个输出状态。此外，把所有由此得出的信息比特的“换算”(编码)记录成2(m+1)个状态过渡，并且把得出的2m个目标状态记录成下个紧随的信息比特的输出状态。在此一个信息比特序列对应于格构图内部的一定的路径，其中借助于MaxLogMAP算法得出格构图中最可能的信息比特的顺序。在实现MaxLogMAP算法时原则上在一方面为收缩的实现，与另一方面为面向处理器的实现之间加以区别。在收缩的实现中，力争在整个格构图中有尽可能高的解码步骤平行度。这种实现有高达50Gbit/s的极高数据流量要求时采用。面向处理器的实现适用于很少的硬件费用时数Mbit/s的中等数据流量要求。这两种实现的先决条件都是，可以只借助于一个解码器窗口合理地对大的、成块传输的数据序列实现解码。出于数据流量和硬件费用的原因为了解码一般地采用Window-MaxLogMAP算法。与之相比较，利用无解码窗口的MaxLogMAP算法得到的解码结果(软输出值)尽管更精确，然而在这种情况下却要求更大的硬件费用和存储器费用。在一定的信噪比时的码组差错率方面，对MaxLogMAP算法的一个变通由DE 39 10 739 C3或DE 42 24 214 C2中说明的“软输入-维特比算法”(SOVA)构成。然而与MaxLogMAP算法比较SOVA算法却具有解码器误差和所构成的软输出值之间的很小的相关性。本专利技术的任务在于，如此地实施用MaxLogMAP算法解码借助于二进制卷积码加密的数据序列，使得在很少的硬件费用条件下把准确的软输出值构成为解码结果。本专利技术的任务通过权利要求1的特征完成。有利的扩展方案在从属权利要求中给出。根据本专利技术的方法属于MaxLogMAP算法的面向处理器实现。一方面通过根据本专利技术的存储器级联，并且另一方面通过采用用于量度(Metrik)运算的支持位，可以把MaxLogMAP算法有效地集成在刚好一个用户专用的模块(ASIC)上。通过放弃使用解码窗口，不必在解码结果的精确度上打折扣。根据本专利技术量度值在第一计算行程中生成地(produktiv)计算，而在另一个计算行程中以存储的支持位为基础再生地计算。通过根据本专利技术的存储器级联可以实现理想的数据流量。通过根据本专利技术的方法可以节省存储器位置，以及因此节省ASIC模块的面积。从而节省下的面积提供给其它的信号处理算法，由此可以在ASIC模块中实现附加的算法。下面参照附图详细地说明本专利技术的实施例。在附图中附图说明图1是根据现有技术用于准确地计算软输出值的MaxLogMAP算法的原理图，图2是根据现有技术用于计算软输出值的Window-MaxLogMAP算法的原理图，图3是根据本专利技术用于准确地计算软输出值的MaxLogMAP算法的原理图，图4是根据本专利技术的量度值计算和存储的举例。图1示出根据现有技术用于准确地计算软输出值的MaxLogMAP算法的原理图。用MaxLogMAP算法进行借助于二进制卷积码加密的K位信息比特组成的数据序列的解码。在格构图TREL中，在格子段T1开始对每个单个的格子段TSN把阿尔法量度值Mα-calc-store计算和存储成对数过渡-概率。与此并列地同时在格子段T2开始对每个单个的格子段TSN计算和存储贝塔量度值Mβ-calc-store。两个计算在格子段TSM相互通过，其中从此时刻起进行用于计算软输出值的判断处理，就是说完成数据序列的一个信息比特的解码。这里在正向进行的“正向判断处理”FDP时，在通过格子段TSM以后，采用利用以前计算和存储的贝塔量度值Mβ-calc-store当前计算出的阿尔法量度值Mα-calc来计算软输出值。该过程在反向进行的“反向判断处理”BDP中同步完成，其中利用以前计算和存储的阿尔法量度值Mα-calc-store当前计算出的贝塔量度值Mβ-calc用于计算软输出值。在下面适用k信息比特数量，s卷积码解码的状态m代码记忆长度T格子段上需要的数量，其中T＝K+m，而π过渡阶段的长度，有π＞5*m以量度存储器的字宽为w，并且假定标准化各个量度值，实现MaxLogMAP算法需要两个量度处理器和总共2·K/2·w·2m个存储器位置。这将达到1tsegment·106.]]>的数据流量。在此，上述的参数tsegment取决于用于实施算法所采用的模块技术(ASIC)、取决于存储器结构和取决于ASIC模块中采用的时钟频率。在假定具有100％概率的起始状态值(“初始状态”)而其余的“状态”具有0概率的格子段中有不均匀的概率分布的条件下，在终止代码时开始各自的量度值计算。在所谓的“tailbiting”代码中事先不知道起始状态，所以必须为两个方向引入长度π的过渡阶段。过渡阶段的所属的量度值用Mα-pre或者用Mβ-pre标出。图2示出根据现有技术用于计算软输出值的Window-MaxLogMAP算法的原理图。在长的数据序列采用借助于滑动的解码窗口实现的Window-MaxLogMAP算法。Window-MaxLogMAP算法的特别优点是其有效的实施。与图1比较，沿正方向在格子段T1开始准确地计算阿尔法量度值Mα-calc。与之相反地，估算第一解码窗口DP1的贝塔量度值Mβ-calc-1或第二解码窗口D本文档来自技高网...

【技术保护点】
方法，用于解码借助于二进制卷积码加密的Ｋ位信息比特组成的数据序列，－其中，在带有格子段的格构图中，在第一行程中，对于正方向和对于反方向借助于ＭａｘＬｏｇＭＡＰ算法准确地计算所有格子段的量度值，－其中，把格子段的数量选作第一行 程的支持位置，并且把所属的量度值存储在第一存储器层中，－其中在第Ｉ个行程中，其中１＜Ｉ＜ｎ，为双方向计算安排在第ｉ－１个行程的支持位置之间的格子段的量度值，其中采用所存储的第ｉ－１个行程的支持位置的量度值计算第ｉ个行程的量度值， －其中，把格子段的数量选作第ｉ个行程的支持位置并且把所属的量度值存储在第ｉ个存储器层中，－其中把以支持位置为基础的量度值计算和存储进行ｎ次，直到正向的量度值计算和反向的量度值计算碰在一个格子段中，并且然后进行一个判断处理以计算用 于解码的软输出值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L芬，S勒塞尔，G施泰布，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]