一种锁相环路中高输出电压泵浦电路制造技术

本实用新型专利技术公开了一种锁相环路中高输出电压泵浦电路，涉及泵浦驱动电路技术领域，解决了现有泵浦电路中锁相环路整体的相位噪声指标较差，且锁相环路较为复杂的问题。一种锁相环路中高输出电压泵浦电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和电容，所述第一电阻和第二电阻分别与前级鉴相器的输出端和输出端连接；所述第一晶体管，第二晶体管和第三晶体管均三级管；所述第四晶体管的阳极，第五电阻以及第三电阻均接入电源。本实用了避免运算放大器的低频噪声被放大后影响整个锁相环路的相位噪声，可以实现锁相环路在超低相位噪声下的宽频率覆盖输出。出。出。

【技术实现步骤摘要】
一种锁相环路中高输出电压泵浦电路


[0001]本技术涉及泵浦驱动电路
，具体为一种锁相环路中高输出电压泵浦电路。

技术介绍

[0002]锁相环路简称锁相环，是一种输出一定频率信号的振电路，也称为相位同步环(回路)，该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号，电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的，锁相环路被广泛应用于泵浦的驱动电路，现有锁相环路中的泵浦电路大多采用基极驱动，以推挽结构作为输出，其输出电压受前端鉴相器输出脉冲电压的限制，无法做到较高，而后级的压控振荡器在宽频率覆盖范围时，往往需要较高的泵浦输出电压，以确保足够的频率覆盖，导致很多应用中需要增加运算放大器来放大泵浦输出电压，对锁相环路整体的相位噪声指标造成了恶化，同时提高了锁相环路的复杂性。

技术实现思路

[0003]本技术的目的在于提供一种锁相环路中高输出电压泵浦电路，以解决上述
技术介绍
中提出往往需要较高的泵浦输出电压，以确保足够的频率覆盖，导致很多应用中需要增加运算放大器来放大泵浦输出电压，对锁相环路整体的相位噪声指标造成了恶化，同时提高了锁相环路复杂性的问题。
[0004]为实现上述目的，本技术提供如下技术方案：一种锁相环路中高输出电压泵浦电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和电容，所述第一电阻和第二电阻分别与前级鉴相器的PB IN输出端和PN IN输出端连接；所述第一晶体管，第二晶体管和第三晶体管均三级管，且第四晶体管为二级管，第一晶体管的发射极与第一电阻连接，第一晶体管的集电极与第四电阻以及第三晶体管的基极连接；所述第四晶体管的阳极，第五电阻以及第三电阻均接入电源Vcc；所述第一晶体管的基极与第二晶体管的基极连接，且第一晶体管基极与第二晶体管基极之间的连接电路上连接有第六电阻和电容。
[0005]与现有技术相比，本技术的有益效果是：
[0006]本技术采用了创新的发射极驱动，使得泵浦电路输出电压仅受限于电源电压和晶体管的击穿电压，与传统的基极驱动泵浦电路相比，输出电压得到了大幅度提高，而且不需要采用运算放大器来进行放大，避免了运算放大器的低频噪声被放大后影响整个锁相环路的相位噪声，可以实现锁相环路在超低相位噪声下的宽频率覆盖输出。
附图说明
[0007]图1为本技术电路图。
具体实施方式
[0008]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。
[0009]请参阅图1，本技术提供的一种实施例：一种锁相环路中高输出电压泵浦电路，包括第一晶体管V1、第二晶体管V2、第三晶体管V3、第四晶体管V4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和电容C1，第一电阻R1和第二电阻R2分别与前级鉴相器的PB IN输出端和PN IN输出端连接；第一晶体管V1、第二晶体管V2和第三晶体管V3均三级管，且第四晶体管V4为二级管，第一晶体管V1的发射极与第一电阻R1连接，第一晶体管V1的集电极与第四电阻R4以及第三晶体管V3的基极连接；第四晶体管V4的阳极、第五电阻R5以及第三电阻R3均接入电源Vcc；第一晶体管V1的基极与第二晶体管V2的基极连接，且第一晶体管V1基极与第二晶体管V2基极之间的连接电路上连接有第六电阻R6和电容C1，第一晶体管V1，第二晶体管V2，第三晶体管V3，第四晶体管V4构成了镜像恒流源电路，且第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4用于设置充放电的电流，后级振荡器输与前级鉴相器连接。
[0010]进一步，第六电阻R6和电容C1接地，且第五电阻R5与第六电阻R6连接，电容C1用于退耦，且第五电阻R5第六电阻R6用于设置输入驱动电压。
[0011]进一步，第四晶体管V4的阴极与第四电阻R4连接，且第二晶体管V2的发射极与第二电阻R2连接。
[0012]进一步，第二晶体管V2的集电极与第三晶体管V3的发射极连接。
[0013]进一步，第二晶体管V2的集电极与第三晶体管V3的发射极均与充电输出端CP OUT连接。
[0014]进一步，第三晶体管V3的集电极与第三电阻R3连接。
[0015]工作原理：当后级振荡器输出频率低于参考频率时，前级鉴相器输出的PB IN为低电平，PF IN为高电平，此时V1导通，V2截止，V1导通后将V3基极电压拉低至低电平，引起V3导通，电源Vcc通过V3向输出端CP OUT充电，CP OUT输出为高，以提升后级VCO的输出频率，完成负反馈，此时CP OUT的电压最高值可达到接近Vcc的水平；
[0016]当后级振荡器输出频率高于参考频率时，前级鉴相器输出的PB IN为高电平，PF IN为低电平，此时V1截止，V2导通，输出端CP OUT经V2向PF IN放电，CP OUT输出为低，以降低后级VCO的输出频率，完成负反馈。
[0017]对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其他的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环路中高输出电压泵浦电路，其特征在于：包括第一晶体管V1、第二晶体管V2、第三晶体管V3、第四晶体管V4、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和电容C1，所述第一电阻R1和第二电阻R2分别与前级鉴相器的PB IN输出端和PN IN输出端连接；所述第一晶体管V1、第二晶体管V2和第三晶体管V3均三级管，且第四晶体管V4为二级管，第一晶体管V1的发射极与第一电阻R1连接，第一晶体管V1的集电极与第四电阻R4以及第三晶体管V3的基极连接；所述第四晶体管V4的阳极、第五电阻R5以及第三电阻R3均接入电源Vcc；所述第一晶体管V1的基极与第二晶体管V2的基极连接，且第一晶体管V1基极与第二晶体管V2基极之间的连接电路上连接有第六电阻R6和电容C1...

【专利技术属性】
技术研发人员：邱永峰，蒲毅，
申请(专利权)人：成都宇熙电子技术有限公司，
类型：新型
国别省市：