双电荷泵PLL电路制造技术

本申请涉及一种双电荷泵PLL电路，通过加入了两个不同的电荷泵，从而引入了两个不同的电荷泵输出电流；通过加入电压转电流模块，从而引入了跨导值；通过加入电流放大器，从而引入了电流放大的倍数因子，因此零点频率公式多出了多个可控的参数变量，大大增加了PLL电路的自由度，提高了PLL电路的灵活性，能更好的设计PLL电路。计PLL电路。计PLL电路。

【技术实现步骤摘要】
双电荷泵PLL电路


[0001]本申请涉及电子电路
，特别是涉及一种双电荷泵PLL电路。

技术介绍

[0002]PLL(Phase Locked Loop)电路，即锁相回路或锁相环电路，常常用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL电路常用于压控振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由压控振荡器转成高频，但是时钟信号并不稳定，这时候就需要利用PLL电路就来实现稳定且高频的时钟信号。
[0003]图1是传统的PLL电路的电路结构图，低通滤波器(LPF)一般用一个电阻串联一个电容组成。
[0004]然而，传统的PLL电路可以看出，零点频率主要由电阻阻值(R)和电容容量(C)决定，即只有通过调控R和C两个参数来调节零点频率，零点频率的表达式是零点频率Wz＝1/(RC)，可控变量过少，调节手段过少，导致灵活性差。此外，R和C两个参数的变化一般是通过MOS开关来调节，MOS开关的开断会引入有害的寄生电阻和寄生电容，会对PLL电路造成影响。

技术实现思路

[0005]基于此，有必要针对传统PLL电路可控变量过少，调节手段过少，灵活性差的问题，提供一种双电荷泵PLL电路。
[0006]本申请提供一种双电荷泵PLL电路，包括依次串联的鉴频鉴相器、积分电荷泵、低通滤波器、电压转电流电路、电流放大器和流控振荡器；
[0007]所述鉴频鉴相器用于引入外部输入的输入时钟信号；
[0008]所述积分电荷泵的一端与鉴频鉴相器电连接，另一端与低通滤波器电连接；
[0009]所述低通滤波器的一端与所述积分电荷泵电连接，另一端与所述电压转电流电路的输入端连接；
[0010]所述电压转电流电路的输入端与所述低通滤波器电连接，所述电压转电流电路的输出端与所述电流放大器电连接；
[0011]所述双电荷泵PLL电路还包括：
[0012]成比例电荷泵，一端电连接于所述鉴频鉴相器与所述积分电荷泵之间的连接链路上，另一端与所述流控振荡器电连接；
[0013]分频器，一端与所述鉴频鉴相器电连接，另一端与所述流控振荡器电连接，用于将输出时钟信号输出并将所述输出时钟信号传输至所述流控振荡器。
[0014]进一步地，所述低通滤波器包括：
[0015]电容，所述电容的正极板与所述积分电荷泵电连接。
[0016]进一步地，所述电压转电流电路包括：
[0017]第一NMOS管，所述第一NMOS管的栅极电连接于所述积分电荷泵和所述电容的正极板之间的连接链路上，所述第一NMOS管的源极接地；所述第一NMOS 管的源极还与所述电容的负极板电连接。
[0018]进一步地，所述电流放大器包括互相连接的第一PMOS管、第二PMOS管和第一供电电源；所述第二PMOS管的宽长比是所述第一PMOS管的宽长比的K倍；
[0019]所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接；
[0020]所述第一PMOS管的源极与所述第一供电电源电连接，所述第二PMOS管的源极与所述第一供电电源电连接，所述第一PMOS管的源极还与所述第二PMOS 管的源极电连接；
[0021]所述第一PMOS管的漏极与所述第一NMOS管的漏极电连接；
[0022]所述第一PMOS管的漏极还与所述第一PMOS管的栅极电连接；
[0023]所述第二PMOS管的漏极与所述流控振荡器电连接。
[0024]进一步地，所述流控振荡器包括依次串联的第一反相器、第二反相器和第三反相器。
[0025]进一步地，所述第一反相器的第一输入端和分频器电连接，所述第一反相器的输出端和第二反相器的第一输入端电连接，所述第二反相器的输出端与所述第三反相器的第一输入端电连接，所述第三反相器的输出端与所述分频器电连接；所述第三反相器的输出端还与所述第一反相器的第一输入端电连接；
[0026]所述第一反相器的第二输入端，所述第二反相器的第二输入端，所述第三反相器的第二输入端均电连接于所述成比例电荷泵与所述第二PMOS管的漏极之间的连接链路上。
[0027]进一步地，所述双电荷泵PLL电路还包括：
[0028]第二供电电源；
[0029]第三PMOS管，所述第三PMOS管的源极与所述第二供电电源电连接；所述第三PMOS管的栅极与所述第三PMOS管的漏极电连接；
[0030]第四PMOS管，所述第四PMOS管的栅极与所述第三PMOS管的栅极电连接，所述第四PMOS管的源极与所述第二PMOS管的漏极电连接；所述第四PMOS管的漏极与所述成比例电荷泵电连接；
[0031]第二NMOS管，所述第二NMOS管的栅极电连接于所述积分电荷泵与所述电容的正极板之间的连接链路上，所述第二NMOS管的源极接地，所述第二NMOS 管的漏极与所述第三PMOS管的漏极电连接。
[0032]进一步地，所述第一反相器的第一输入端和分频器电连接，所述第一反相器的输出端和第二反相器的第一输入端电连接，所述第二反相器的输出端与所述第三反相器的第一输入端电连接，所述第三反相器的输出端与所述分频器电连接；所述第三反相器的输出端还与所述第一反相器的第一输入端电连接；
[0033]所述第一反相器的第二输入端，所述第二反相器的第二输入端，所述第三反相器的第二输入端均电连接于所述成比例电荷泵与所述第四PMOS管的漏极之间的连接链路上。
[0034]进一步地，所述电压转电流电路还包括：
[0035]第一电阻，一端与所述第一NMOS管的源极电连接，另一端接地；所述电容的负极板接地。
[0036]进一步地，所述双电荷泵PLL电路还包括：
[0037]第二电阻，一端与所述第二NMOS管的源极电连接，另一端接地。
[0038]本申请涉及一种双电荷泵PLL电路，通过加入了两个不同的电荷泵，从而引入了两个不同的电荷泵输出电流；通过加入电压转电流模块，从而引入了跨导值；通过加入电流放大器，从而引入了电流放大的倍数因子，因此零点频率公式多出了多个可控的参数变量，大大增加了PLL电路的自由度，提高了PLL 电路的灵活性，能更好的设计PLL电路。
附图说明
[0039]图1为传统PLL电路的电路结构图。
[0040]图2为本申请一个实施例提供的双电荷泵PLL电路的电路结构图。
[0041]图3为本申请另一个实施例提供的双电荷泵PLL电路的电路结构图。
[0042]图4为本申请又一个实施例提供的双电荷泵PLL电路的电路结构图。
[0043]图5为本申请又一个实施例提供的双电荷泵PLL电路的电路结构图。
[0044]附图标记：
[0045]10
‑
鉴频鉴相器；20
‑
积分电荷泵；30
‑
低通滤波器；310本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双电荷泵PLL电路，其特征在于，包括依次串联的鉴频鉴相器、积分电荷泵、低通滤波器、电压转电流电路、电流放大器和流控振荡器；所述鉴频鉴相器用于引入外部输入的输入时钟信号；所述积分电荷泵的一端与所述鉴频鉴相器电连接，另一端与所述低通滤波器电连接；所述低通滤波器的一端与所述积分电荷泵电连接，另一端与所述电压转电流电路的输入端连接；所述电压转电流电路的输入端与所述低通滤波器电连接，所述电压转电流电路的输出端与所述电流放大器电连接；所述双电荷泵PLL电路还包括：成比例电荷泵，一端电连接于所述鉴频鉴相器与所述积分电荷泵之间的连接链路上，另一端与所述流控振荡器电连接；分频器，一端与所述鉴频鉴相器电连接，另一端与所述流控振荡器电连接，用于将输出时钟信号输出并将所述输出时钟信号传输至所述流控振荡器。2.根据权利要求1所述的双电荷泵PLL电路，其特征在于，所述低通滤波器包括：电容，所述电容的正极板与所述积分电荷泵电连接。3.根据权利要求2所述的双电荷泵PLL电路，其特征在于，所述电压转电流电路包括：第一NMOS管，所述第一NMOS管的栅极电连接于所述积分电荷泵和所述电容的正极板之间的连接链路上，所述第一NMOS管的源极接地；所述第一NMOS管的源极还与所述电容的负极板电连接。4.根据权利要求3所述的双电荷泵PLL电路，其特征在于，所述电流放大器包括互相连接的第一PMOS管、第二PMOS管和第一供电电源；所述第二PMOS管的宽长比是所述第一PMOS管的宽长比的K倍；所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接；所述第一PMOS管的源极与所述第一供电电源电连接，所述第二PMOS管的源极与所述第一供电电源电连接，所述第一PMOS管的源极还与所述第二PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极电连接；所述第一PMOS管的漏极还与所述第一PMOS管的栅极电连接；所述第二PMOS管的漏极与所述流控振荡器电连接。5.根据权利要求4所述的双电荷泵PLL电路，其特征在于，所述流控振荡器包括依次串联的第一反相器、第二反相器和第三反相器。6.根据权利要求5所...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：杭州雄迈集成电路技术股份有限公司，
类型：发明
国别省市：