栅极介电层保护制造技术

本申请涉及栅极介电层保护。描述了在半导体装置中具有栅极电极的设备。实例设备包含：有源区；隔离区，其围绕所述有源区；介电层，其包含所述有源区上方的第一部分和所述隔离区上方的第二部分；以及保护层，其位于所述隔离区上。区上。区上。

【技术实现步骤摘要】
栅极介电层保护


[0001]本公开的实施例涉及半导体的
，且更确切地说，涉及栅极介电层保护。

技术介绍

[0002]减小的芯片大小、高数据可靠性、减小的功率消耗和高效功率使用是对半导体存储器所要求的特征。包含半导体存储器的半导体装置易受局部布局效应(LLE)的影响。LLE为归因于半导体装置的布局而不利地改变半导体装置中的晶体管的特征的布局相关性效应。举例来说，半导体装置中的某些电路和/或组件的放置可引起LLE。晶体管相关的LLE的实例为对晶体管的阈值电压(Vt)的效应。
[0003]已在半导体装置中观察到一些LLE，所述半导体装置包含在栅极电极的介电层中具有高相对介电常数的高k材料，所述介电层将栅极电极的导电层与有源区绝缘。这类半导体装置中的LLE中的一些是由介电层直接暴露于例如浅沟槽隔离(STI)的隔离区所引起。介电层可以从STI吸收氧气。当介电层包含高k材料时，这一效应尤为突出。通过吸收氧气，晶体管的阈值电压(Vt)可改变，且晶体管的性能变得不均匀。
[0004]作为针对LLE的对策，已开发出各种半导体结构来控制介电层暴露于STI。这类结构中的一个的实例包含晶体管上方的额外金属层。额外金属层连接晶体管的栅极电极。额外金属层通过晶体管的栅极电极的设置在STI与额外金属层之间的多个导电层和介电层与STI分离。不同于晶体管的栅极电极中导电层的连接，通过额外金属层的连接防止栅极电极的介电层从STI吸收氧气。然而，晶体管上方的额外金属层可增加寄生电容。寄生电容提高阵列效率且减缓存储器存取操作。因此，可能需要针对LLE的不同对策。

技术实现思路

[0005]根据本公开的实施例，提供一种设备。所述设备包含：有源区；隔离区，其围绕所述有源区；介电层，其包含所述有源区上方的第一部分和所述隔离区上方的第二部分；以及保护层，其位于所述隔离区与所述介电层之间。
[0006]根据本公开的另一实施例，提供一种设备。所述设备包括：第一晶体管；第二晶体管；栅极电极，其包含第一栅极和第二栅极；隔离区，其位于第一有源区与第二有源区之间；以及保护层，其设置在所述隔离区与所述栅极电极之间。所述第一晶体管包含所述第一栅极和所述第一有源区。所述第二晶体管包含所述第二栅极和所述第二有源区。
[0007]根据本公开的又另一实施例，提供一种制造半导体装置的方法。所述方法包括：在半导体衬底上的有源区之间形成隔离区；在所述隔离区上形成保护层；以及在所述保护层上方形成栅极电极。
附图说明
[0008]图1为根据本公开的实施例的反相器电路的电路图。
[0009]图2为根据本公开的实施例的半导体装置的简化布局图。
[0010]图3为说明半导体装置的示意性结构的竖直横截面图的示意图。
[0011]图4为说明根据本公开的实施例的半导体装置的示意性结构的竖直横截面图的示意图。
具体实施方式
[0012]下文将参考附图详细解释本公开的各种实施例。以下详细描述参考借助于说明展示其中可实践本公开的特定方面和实施例的附图。足够详细地描述这些实施例以使得所属领域的技术人员能够实践本公开。可利用其它实施例，且可在不脱离本公开的范围的情况下作出结构、逻辑和电性改变。本文所公开的各种实施例未必相互排斥，这是因为一些所公开实施例可以与一或多个其它所公开实施例组合以形成新的实施例。
[0013]将参考图1到图3描述本公开的实施例。以下描述使用DRAM作为半导体装置的说明性实例。此外，使用互补金属氧化物半导体(CMOS)装置作为半导体装置的说明性实例。在一些实施例中，半导体装置可包含保护层，所述保护层位于隔离区与在有源区上的栅极电极的介电层之间。保护层可覆盖隔离区和有源区的与隔离区相邻的边缘，位于栅极电极的介电层下方。因为介电层通过保护层与隔离区隔离，所以可防止栅极电极的介电层从隔离区吸收氧气。
[0014]图1为根据本公开的实施例的反相器电路10的电路图。反相器电路10可包含晶体管11P和11N。在本公开的一些实施例中，反相器电路10可为CMOS装置。晶体管11P为第一类型的晶体管，且晶体管11N为具有与晶体管11P的极性不同的极性的第二类型的晶体管。举例来说，第一类型的晶体管11P可为p沟道场效应晶体管，且第二类型的晶体管11N可为n沟道场效应晶体管。晶体管11P可包含栅极12P。晶体管11N可包含栅极12N。晶体管11P和11N的栅极12P和12N可耦合到输入节点In 18。晶体管11P和11N的栅极12P和12N可从输入节点18接收输入信号In。晶体管11P和12N可耦合到输出节点Out 19。晶体管11P的端子16P(通常为源极端子)可耦合到电源电压线(例如，Vdd)，且晶体管11N的端子16N(通常为源极端子)可耦合到另一电源电压线(例如，Vss)。晶体管11P和11N中的一个可响应于来自输入节点In 18的输入信号In而激活，且可通过端子19P(通常为漏极端子)或端子19N(通常为漏极端子)将输出信号提供到输出节点Out 19。
[0015]图2为根据本公开的实施例的半导体装置2的简化布局图。在本公开的一些实施例中，半导体装置2可为CMOS装置。在一些实施例中，半导体装置2可包含反相器电路20。在一些实施例中，反相器电路20可用作图1中的反相器电路10。反相器电路20可包含晶体管21P和21N。晶体管21P为第一类型的晶体管。晶体管21N为具有与晶体管21P的极性不同的极性的第二类型的晶体管。举例来说，第一类型的晶体管21P可为p沟道场效应晶体管，且第二类型的晶体管21N可为n沟道场效应晶体管。
[0016]晶体管21P可包含有源区24P，且晶体管21N可包含有源区24N。在一些实施例中，有源区24P和24N可为半导体衬底的一部分。举例来说，半导体衬底可包含单晶硅。反相器电路20还可包含栅极电极22。栅极电极22可分别包含晶体管21P和21N的栅极22P和22N。栅极22P可设置在有源区24P上方，且栅极22N可设置在有源区24N上方。有源区24P可包含扩散区(例如，源极区和/或漏极区)和在栅极22P下方在扩散区之间的沟道区(未展示)。有源区24N可包含扩散区(例如，源极区和/或漏极区)和在栅极22N下方在扩散区之间的沟道区(未展
示)。晶体管21P可包含有源区24P和栅极22P中的扩散区(例如，源极区和漏极区)。晶体管21N可包含有源区24N和栅极22N中的扩散区(例如，源极区和漏极区)。
[0017]在一些实施例中，栅极电极22可设置在有源区24P和24N上方。有源区24P和24N可由隔离区25围绕。在一些实施例中，隔离区25为围绕有源区24P和24N的浅沟槽隔离(STI)。隔离区25可将有源区24P和24N彼此分离，但所述有源区24P和24N可在STI结构下方连接。因此，隔离区25可将晶体管21P与晶体管21N分离。在一些实施例中，隔离区25可包含氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、其组合等。有源区24P和24N可经掺杂以提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：有源区；隔离区，其围绕所述有源区；介电层，其包含所述有源区上方的第一部分和所述隔离区上方的第二部分；以及保护层，其位于所述隔离区与所述介电层之间。2.根据权利要求1所述的设备，其中所述有源区包括与所述隔离区相邻的边缘，且其中所述保护层的一部分进一步设置在所述边缘与所述介电层之间。3.根据权利要求1所述的设备，其中所述保护层包括绝缘材料。4.根据权利要求3所述的设备，其中所述绝缘材料包括氮化硅。5.根据权利要求1所述的设备，其中所述介电层包括高k材料。6.根据权利要求5所述的设备，其中所述介电层包括钇(Y)、钛(Ti)、锆(Zr)、铪(Hf)、铌(Nb)或钽(Ta)中的任一个。7.一种设备，其包括：第一晶体管，其包含：第一栅极；以及第一有源区；第二晶体管，其包含：第二栅极；以及第二有源区；栅极电极，其包含所述第一栅极和所述第二栅极；隔离区，其位于所述第一有源区与所述第二有源区之间；以及保护层，其设置在所述隔离区与所述栅极电极之间。8.根据权利要求7所述的设备，其中所述第一有源区包括与所述隔离区相邻的第一边缘，其中所述第二有源区包括与所述隔离区相邻的第二边缘，其中所述保护层进一步设置在所述栅极电极与所述第一边缘之间，且其中所述保护层进一步设置在所述栅极电极与所述第二边缘之间。9.根据权利要求7所述的设备，其中所述栅极电极包括所述保护层上的介电层。10.根据权...

【专利技术属性】
技术研发人员：森胁义和，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：