【技术实现步骤摘要】
一种芯片电源电路
[0001]本申请涉及电源电路
，尤其是涉及一种芯片电源电路。
技术介绍
[0002]随着电力电子技术以及半导体技术的发展，芯片上的集成电路也越来越复杂。对于芯片内的电路，经常会包含模拟电路和数字电路两大部分。而模拟电路和数字电路的组成功能模块模块中，不同功能模块模块在工作时需要的电压也不相同。
[0003]目前，芯片中电路多数是按照标准工作状态来设计的，以减小芯片的体积，提高集成度。但是在实际场景下使用时，芯片需要额外的功能模块电路，按照芯片规格设置的标准电压值，在接入不同幅值的电源时，也能够为芯片工作提供标准电压
[0004]针对上述中的相关技术，芯片内部的电路模块需要多种不同幅值的供电电压，当接入电源的电压发生改变时，存在有芯片内部的电路模块无法得到精准的供电电压的缺陷。
技术实现思路
[0005]为了在芯片接入不同幅值电源时，让芯片内部电路模块能够得到较为精准的供电电压，本申请提供一种芯片电源电路。
[0006]本申请提供的一种芯片电源电路，采用如下的技术方...
【技术保护点】
【技术特征摘要】
1.一种芯片电源电路，其特征在于，包括：电源接入端(1)，所述电源接入端(1)用于连接外部电源；带隙基准电压模块(2)，所述带隙基准电压模块(2)的输入端连接于所述电源接入端(1)，所述带隙基准电压模块(2)的输出端输出基准电压；模拟电路供电模块(3)，所述模拟电路供电模块(3)的输入端连接于所述带隙基准电压模块(2)的输出端，所述模拟电路供电模块(3)的输出端输出第一电压；数字电路供电模块(4)，所述数字电路供电模块(4)的输入端连接于所述带隙基准电压模块(2)的输出端，所述数字电路供电模块(4)的输出端输出第二电压；差分基准电压模块(5)，所述差分基准电压模块(5)的输入端连接于所述带隙基准电压模块(2)的输出端，所述差分基准电压模块(5)的输出端输出差分电压。2.根据权利要求1所述的芯片电源电路，其特征在于：所述带隙基准电压模块(2)包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一运算放大器U1、第一三极管B1、第二三极管B2、第一电阻器R1、第二电阻器R2、第三电阻器R3和第一可变电阻器Rx1；所述第一PMOS管P1的栅极、所述第二PMOS管P2的栅极和所述第三PMOS管P3的栅极均连接在一起，且共同连接于所述第一运算放大器U1的输出端；所述第一PMOS管P1的源极、所述第二PMOS管P2的源极和所述第三PMOS管P3的源极均和所述电源接入端(1)连接；所述第一PMOS管P1的漏极连接于所述第一运算放大器U1的反相输入端，所述第二PMOS管P2的漏极连接于所述第一运算放大器U1的同相输入端；所述第一三极管B1的发射极连接于所述第一运算放大器U1的反相输入端，所述第一三极管B1的基极和集电极均连接于地线；所述第三电阻器R3串联在所述第二三极管B2的发射极和所述第一运算放大器U1的同相输入端，所述第二三极管B2的基极和集电极均连接于地线；所述第一电阻器R1串联在所述第一运算放大器U1的反相输入端和地线之间；所述第二电阻器R2串联在所述第一运算放大器U1的同相输入端和地线之间，所述第一电阻器R1和所述第二电阻器R2阻值相等；所述第一可变电阻器Rx1串联在所述第三PMOS管P3的漏极和地线之间；所述第三PMOS管P3的漏极为所述带隙基准电压模块(2)的输出端。3.根据权利要求1所述的芯片电源电路，其特征在于：所述模拟电路供电模块(3)包括第二运算放大器U2、第二可变电阻器Rx2和第四电阻器R4；所述第二运算放大器U2的同相输入端连接于所述带隙基准电压模块(2)的输出端；所述第二可变电阻器Rx2和所述第四电阻器R4串联，且所述第二可变电阻器Rx2远离所述第四电阻器R4的一端和所述第二运算放大器U2的输出端连接，所述第四电阻器R4远离所述第二可变电阻器Rx2的一端和地线连接；所述第二运算放大器U2的反相输入端连接于所述第二可变电阻器Rx2和所述第四电阻器R4之间的连接节点；所述第二运算放大器U2的输出端为所述模拟电路供电模块(3)的输出端。4.根据权利要求1所述的芯片电源电路，其特征在于：所述数字电路供电模块(4)包括第三运算放大器U3、第三可变电阻器...
【专利技术属性】
技术研发人员：陈功，刘搏，
申请(专利权)人：深圳市金科泰通信设备有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。