一种高压低功耗的E/D基准电路制造技术

一种高压低功耗的E/D基准电路，它由启动偏置电路模块、E/D基准核心电路和修调电路模块三部分组成。启动偏置电路模块用于在电源电压建立时使E/D基准电路脱离错误的简并点，同时为基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；E/D基准核心电路利用增强型NMOS管和耗尽型NMOS管的不同阈值电压产生与温度、电源电压无关的基准电压，具有较低的静态电流和良好的温度系数，且电路中使用了较多高压功率管，结合Cascode结构的电流偏置保证了基准能够在数十伏的高压输入下工作；由于在不同的工艺角下阈值电压的变化较大，因此该E/D基准包含了一个N

【技术实现步骤摘要】
一种高压低功耗的E/D基准电路


[0001]本专利技术属于集成电路
，具体涉及一种高压低功耗的E/D基准电路。

技术介绍

[0002]电压基准电路用于提供一个对温度和电源电压变化不敏感的参考电压，是众多芯片中不可或缺的一部分。传统的带隙基准结构通常利用BJT晶体管的特性，将产生的正温系数电压和负温系数电压相加，从而得到一个与温度和电源电压变化无关的基准电压。在高压(数十伏)低功耗的应用背景下，传统的带隙基准结构的BJT管需要使用运放钳位，即使忽略芯片面积，加入大电阻限制电流，功耗也难以做到纳安级别。

技术实现思路

[0003]针对上述问题，本专利技术提出了一种高压低功耗的E/D基准电路，解决了传统带隙基准结构高压下功耗高、面积大的问题。
[0004]本专利技术的技术方案为：
[0005]一种高压低功耗的E/D基准电路，它由启动偏置电路模块、E/D基准核心电路和修调电路模块三部分组成。启动偏置电路模块用于在电源电压建立时使E/D基准电路脱离错误的简并点，同时为基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；E/D基准核心电路利用增强型NMOS管和耗尽型NMOS管的不同阈值电压产生与温度、电源电压无关的基准电压，具有较低的静态电流和良好的温度系数，且电路中使用了较多高压功率管，结合Cascode结构的电流偏置保证了基准能够在数十伏的高压输入下工作；由于在不同的工艺角下阈值电压的变化较大，因此该E/D基准包含了一个N
‑
bit的修调电路模块，保证了该基准电压在不同的工艺角下均具有良好的温度系数。下面分别描述模块的电路结构及连接关系。
[0006]E/D基准核心电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1、第二增强型NMOS管MN2、第三增强型NMOS管MN3、第一耗尽型NMOS管MD1、第一电阻R1、第一电容C1、第二电容C2。
[0007]启动偏置电路模块的上端和下端分别连接电源电压V
IN
和地V
SS
，输出节点VB1连接第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6的栅极，输出节点VB2连接第一增强型NMOS管MN1和第二增强型NMOS管MN2的栅极。第三增强型NMOS管MN3的栅极为基准电压的输出节点V
REF
，它与第四PMOS管MP4的漏极、第一电容C1的上端、第一电阻R1的上端、修调电路模块连接。第三增强型NMOS管MN3的源极、第一电容C1的下端和第一电阻R1的下端与地V
SS
连接。第四PMOS管MP4的源极连接第一PMOS管MP1的漏极，第一PMOS管MP1的源极连接电源电压V
IN
，第一PMOS管MP1的栅极连接第二电容C2的上端、第六PMOS管MP6的漏极和第二增强型NMOS管MN2的漏极，该节点的电位记为VB3。第三增强型NMOS管MN3的漏极和第一增强型NMOS管MN1的源极连接修调电路模块，第一增强型NMOS管MN1的漏极连接第五PMOS管MP5的漏极、第二PMOS管MP2的栅极和第三PMOS管MP3的栅极，该节点记为VB4。第五PMOS管MP5的源极连接第二PMOS管
MP2的漏极和第二电容C2的下端。第二PMOS管MP2的源极和第三PMOS管MP3的源极连接电源电压V
IN
。第三PMOS管MP3的漏极连接第六PMOS管MP6的源极。第一耗尽型NMOS管MD1的漏极与第二增强型NMOS管MN2的源极连接修调电路模块，第一耗尽型NMOS管MD1的栅极、第一耗尽型NMOS管MD1的源极和修调电路模块互连接地V
SS
。
[0008]本专利技术的有益效果为：本专利技术利用增强型NMOS管和耗尽型NMOS管的阈值电压产生与温度和电源电压无关的基准电压。该E/D基准电路由启动偏置电路模块、E/D基准核心电路以及修调电路模块构成，该电路不需要使用传统带隙基准电路中的BJT管、大电阻以及钳位运放，因此可以保证该基准在高压(数十伏)下，具有纳安级别的功耗和良好的温度系数，适用于高压低功耗的应用场景。
附图说明
[0009]图1是本专利技术提出的一种高压低功耗的E/D基准电路的整体电路结构图。
[0010]图2是本专利技术提出的一种高压低功耗的E/D基准电路的温度系数仿真图。
[0011]图3是本专利技术提出的一种高压低功耗的E/D基准电路的瞬态仿真图。
具体实施方式
[0012]为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术进行详细地说明。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0013]需要说明的是，在本专利技术中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0014]在基准的启动阶段，电源电压V
IN
有一个从低到高逐渐建立的过程。在初始状态，由于电源电压V
IN
没有建立到合适的电位，整个基准电路均不会工作。随着电压的上升，输出节点VB1和VB2为E/D基准核心电路中Cascode管提供电压偏置电压，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1和第二增强型NMOS管MN2均开启，由于栅极和源极互连的第一耗尽型NMOS管MD1始终保持开启，VB3电位被拉低，第一PMOS管MP1开启，V
REF
电位被拉高，第三增强型NMOS管MN3开启，VB4电位被拉低，第二PMOS管MP2和第三PMOS管MP3组成的电流镜开启，E/D基准核心电路脱离错误的简并点，开始正常工作。由于电流镜的存在，流过第三增强型NMOS管MN3和第一耗尽型NMOS管MD1的电流相同，可以用关系式(1)表示：
[0015]I＝K
MN3
(V
GS_MN3
‑
V
TH_MN3
)2＝K
MD1
(V
GS_MD1
‑
V
TH_MD1
)2ꢀꢀꢀ
(1)
[0016]其中，K
MN3
和K
MD1
分别为第三增强型NMOS管MN3和第一耗尽型NMOS管MD1与工艺及其宽长比相关的参数。由于V
GS_MD1
的值为0，整理关系式(1)可以得到基准电压V
REF
的关系式(2)：
[0017][0018]第三增强型NMOS管MN3的阈值电压V
TH_MN3
和第一耗尽型NMOS管MD1的阈值电压V
TH_本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压低功耗的E/D基准电路，其特征在于，包括启动偏置电路模块、E/D基准核心电路和修调电路模块：所述的E/D基准核心电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1、第二增强型NMOS管MN2、第三增强型NMOS管MN3、第一耗尽型NMOS管MD1、第一电阻R1、第一电容C1、第二电容C2；启动偏置电路模块的上端和下端分别连接电源电压V
IN
和地V
SS
，第一输出节点VB1连接第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6的栅极，启动偏置电路模块的第二输出节点VB2连接第一增强型NMOS管MN1和第二增强型NMOS管MN2的栅极；启动偏置电路模块用于为E/D基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；第三增强型NMOS管MN3的栅极为输出节点V
REF
，与第四PMOS管MP4的漏极、第一电容C1的上端、第一电阻R1的上端、修调电路模块连接第三增强型NMOS管...

【专利技术属性】
技术研发人员：罗萍，何致远，陈嘉豪，王浩，宋浩，杨健，冯冠儒，吴泉澳，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：