一种基于国产器件的采集显示电路及其工作方法技术

本发明专利技术公开了一种基于国产器件的采集显示电路及其工作方法，该电路包括FPGA、FLASH、晶振、四个电平转换收发器、三个RS422差分驱动器、三个电平保持器、DC/DC电源、三个LDO电源、六个八段数码显示管、三个对外接插件、电容、电阻、电感和印制板。方法为：DC/DC电源接收外部电源转换为电路需要的DC5V，经LDO电源转换为FPGA、FLASH需要的直流电源，FPGA接收电平转换收发器、RS422差分驱动器、电平保持器接收的外界信号，处理后送八段数码管显示，并将产生的控制信号经RS422差分驱动芯片、电平保持芯片转换输出。本发明专利技术的全部器件均国产化，具有自主可控性，且易于小型化、使用安装方便。使用安装方便。使用安装方便。

【技术实现步骤摘要】
一种基于国产器件的采集显示电路及其工作方法


[0001]本专利技术涉及电气设计
，特别是一种基于国产器件的采集显示电路及其工作方法。

技术介绍

[0002]在工业控制及状态监视
，通过RS422和TTL电平传输需要监视的信息极为常见，因此需要相应的电路对其进行采集检测并进行处理、显示和控制。FPGA由于具有可编程、可重构、可多路并行处理等优势，使得其在采集检测电路中得到广泛应用。
[0003]目前现有的工业控制及状态监视产品基本都是基于进口器件，现有专利技术专利1(数字量采集电路及采集方法，申请号202010902689.2)和专利技术专利2(一种分机数据实时采集显示方法及系统，申请号202010946319.9)，均基于国外器件进行设计，基于完全国产自主可控器件的采集显示电路尚未见到报道。

技术实现思路

[0004]本专利技术的目的在于提供一种基于国产器件的采集显示电路及其工作方法。
[0005]实现本专利技术目的的技术解决方案为：一种基于国产器件的采集显示电路，包括FPGA、FLASH、晶振、第一～第四电平转换收发器C1～C4、第一～第三RS422差分驱动器A1～A3、第一～第三电平保持器D1～D3、DC/DC电源、第一～第三LDO电源、第一～第六八段数码显示管、第一～第三对外接插件J1～J3、电容、电阻、电感和印制板；
[0006]所述DC/DC电源、第一～第三LDO电源用于为采集显示电路提供电源；
[0007]所述FPGA用于控制采集显示电路的运行；
[0008]所述FLASH用于存储控制程序；
[0009]所述晶振用于提供100MHz的采样时钟；
[0010]所述第一～第二电平转换收发器C1～C2用于接收外界信号，第三～第四电平转换收发器C3～C4用于驱动第一～第六八段数码管进行显示；
[0011]所述第二～第三RS422差分驱动器A2～A3用于接收外界信号，第一RS422差分驱动器A1用于输出控制数据；
[0012]所述第一～第二电平保持器D1～D2用于接收外界信号，第三电平保持器D3用于输出控制电平；
[0013]所述第一～第六八段数码显示管用于显示采集到的信号。
[0014]进一步地，所述DC/DC电源将外部输入的DC24V滤波处理后产生DC5V；DC5V经过第一LDO电源、第二LDO电源处理分别产生DC3.3V和DC1.8V，经过第三LDO电源处理产生DC1V，产生的DC5V、DC3.3V、DC1.8V、DC1V经过多级滤波处理后供FPGA、FLASH、晶振、第一～第四电平转换收发器C1～C4、第一～第三RS422差分驱动器A1～A3、第一～第三电平保持器D1～D3、第一～第六八段数码显示管使用。
[0015]进一步地，所述FPGA上电后从FLASH读取初始化程序，从晶振采集100MHz采样时
钟，同时采集第一～第二电平转换收发器C1～C2、第一～第二电平保持器D1～D2、第二～第三RS422差分驱动器A2～A3接收的外界信号，根据采集到的信号和初始设置的显示逻辑控制第三～第四电平转换收发器C3～C4驱动六路八段数码管进行显示，同时根据初始设置的控制逻辑，输出对应控制电平经第三电平保持器D3输出，或输出对应控制数据经第一RS422差分驱动器A1输出。
[0016]进一步地，所述FPGA为电路复旦微电子的JFMK50；所述FLASH为复旦微电子的JFM25F32A；所述晶振为北京晨晶的ZPB
‑
26
‑
100MHZ
‑
3.3V；所述第一～第四电平转换收发器C1～C4为圣邦微电子的SGM8T245XTS24G/TR；所述第一RS422差分驱动器A1为天水天光的ER26C31S，第二、第三RS422差分驱动器A2～A3为天水天光的ER26LV32S；所述第一～第三电平保持器D1～D3为深圳国微的SM708S；所述DC/DC电源为南京天仪航太的MAC1805GLE；所述第一LDO电源、第二LDO电源为北京伽略电子的GED1963BES8，第三LDO电源为深圳国微的SM74401RGW；所述第一～第六八段数码显示管为华城常半微电子的LCL002II；所述第一～第三对外接插件J1～J3为贵州航天电器的J30J型对外接插件；所述电容为福建火炬电子的电容；所述电阻为振华云科的电阻；所述电感为株洲宏达电子的电感；所述印制板为杰赛科技的印制板。
[0017]进一步地，所述第一～第三对外接插件J1～J3将编写的FPGA程序加载到配置的FLASH中，实现多种采集显示功能。
[0018]一种基于国产器件的采集显示电路的工作方法，包括以下步骤：
[0019]步骤1、DC/DC电源将外部输入的DC24V滤波处理后产生DC5V；DC5V经过第一LDO电源、第二LDO电源处理分别产生DC3.3V和DC1.8V，经过第三LDO电源处理产生DC1V；
[0020]步骤2、产生的DC5V、DC3.3V、DC1.8V、DC1V经过多级滤波处理后供FPGA、FLASH、晶振、第一～第四电平转换收发器C1～C4、第一～第三RS422差分驱动器A1～A3、第一～第三电平保持器D1～D3、第一～第六八段数码显示管使用；
[0021]步骤3、FPGA上电后从FLASH读取初始化程序，从晶振采集100MHz采样时钟，同时采集第一～第二电平转换收发器C1～C2、第一～第二电平保持器D1～D2、第二～第三RS422差分驱动器A2～A3接收的外界信号，根据采集到的信号和初始设置的显示逻辑控制第三～第四电平转换收发器C3～C4驱动六路八段数码管进行显示，同时根据初始设置的控制逻辑，输出对应控制电平经第三电平保持器D3输出，或输出对应控制数据经第一RS422差分驱动器A1输出；
[0022]步骤4、根据具体应用需求，将编写的FPGA程序从FPGA程序加载接插件加载到配置的FLASH中，该采集显示电路即实现新的采集显示功能。
[0023]本专利技术与现有技术相比，的显著优势在于：(1)可采集外界输入RS422接口信息和TTL接口信息，并通过八段数码管显示，同时可输出RS422接口信息和TTL接口信息；(2)使用RS422和TTL电平进行状态监控的装备，具有小型化、使用安装方便的优点；(3)所使用的全部元器件均为国产化产品，具有良好自主可控性。
附图说明
[0024]图1是采集显示电路总体框图
[0025]图2是本专利技术一种基于国产器件的采集显示电路的结构示意图。
[0026]图3是本专利技术中电源单元的结构示意图。
[0027]图4是本专利技术实施例中某具体应用工作的流程示意图。
具体实施方式
[0028]下面结合附图和具体实施例对本专利技术作进一步的详细说明。
[0029]结合图1～图2，本专利技术一种基于国产器件的采集显示电路，包括FPGA、FLASH、晶振、第一～第四电平转换收发器C1～C4、第一～第三RS422差分驱动器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于国产器件的采集显示电路，其特征在于，包括FPGA、FLASH、晶振、第一～第四电平转换收发器(C1～C4)、第一～第三RS422差分驱动器(A1～A3)、第一～第三电平保持器(D1～D3)、DC/DC电源、第一～第三LDO电源、第一～第六八段数码显示管、第一～第三对外接插件(J1～J3)、电容、电阻、电感和印制板；所述DC/DC电源、第一～第三LDO电源用于为采集显示电路提供电源；所述FPGA用于控制采集显示电路的运行；所述FLASH用于存储控制程序；所述晶振用于提供100MHz的采样时钟；所述第一～第二电平转换收发器(C1～C2)用于接收外界信号，第三～第四电平转换收发器(C3～C4)用于驱动第一～第六八段数码管进行显示；所述第二～第三RS422差分驱动器(A2～A3)用于接收外界信号，第一RS422差分驱动器(A1)用于输出控制数据；所述第一～第二电平保持器(D1～D2)用于接收外界信号，第三电平保持器(D3)用于输出控制电平；所述第一～第六八段数码显示管用于显示采集到的信号。2.根据权利要求1所述的基于国产器件的采集显示电路，其特征在于，所述DC/DC电源将外部输入的DC24V滤波处理后产生DC5V；DC5V经过第一LDO电源、第二LDO电源处理分别产生DC3.3V和DC1.8V，经过第三LDO电源处理产生DC1V，产生的DC5V、DC3.3V、DC1.8V、DC1V经过多级滤波处理后供FPGA、FLASH、晶振、第一～第四电平转换收发器(C1～C4)、第一～第三RS422差分驱动器(A1～A3)、第一～第三电平保持器(D1～D3)、第一～第六八段数码显示管使用。3.根据权利要求1所述的基于国产器件的采集显示电路，其特征在于，所述FPGA上电后从FLASH读取初始化程序，从晶振采集100MHz采样时钟，同时采集第一～第二电平转换收发器(C1～C2)、第一～第二电平保持器(D1～D2)、第二～第三RS422差分驱动器(A2～A3)接收的外界信号，根据采集到的信号和初始设置的显示逻辑控制第三～第四电平转换收发器(C3～C4)驱动六路八段数码管进行显示，同时根据初始设置的控制逻辑，输出对应控制电平经第三电平保持器(D3)输出，或输出对应控制数据经第一RS422差分驱动器(A1)输出。4.根据权利要求1所述的基于国产器件的采集显示电路，其特征在于，所述FPGA为电路复旦微电子的JFMK50；所述FLASH为复旦微电子的JFM25F32A；所述晶振为北京晨晶的ZPB
‑
...

【专利技术属性】
技术研发人员：赵玉，王飞，邵文建，赵荣琦，张连江，
申请(专利权)人：中国船舶集团有限公司第七二三研究所，
类型：发明
国别省市：