【技术实现步骤摘要】
半导体装置的制造方法、半导体制造系统以及半导体装置
相关申请
[0001]本申请享有2021年3月9日申请的第2021
‑
037778号日本专利技术专利申请的优先权之利益，该日本专利技术专利申请的全部内容通过引用并入本申请。
[0002]本实施方式涉及半导体装置的制造方法、半导体制造系统以及半导体装置。
技术介绍
[0003]在半导体装置的制造方法中，在基板上形成多个芯片区域，制造半导体装置。此时，希望提高半导体装置的制造成品率。
技术实现思路
[0004]一个实施方式提供能够容易地提高半导体装置的制造成品率的半导体装置的制造方法、半导体制造系统以及半导体装置。根据本实施方式，提供半导体装置的制造方法。半导体装置的制造方法包括：检查基板上的多个芯片区域的每一个，将检查后的芯片区域判定为合格芯片区域或不合格芯片区域的步骤。基板的多个芯片区域在平面方向上排列。多个芯片区域被构成为一个系统。半导体装置的制造方法包括形成再布线层的步骤，所述再布线层包含与多个芯片区域中的合格芯片区域的...
【技术保护点】
【技术特征摘要】
1.一种半导体装置的制造方法，包括：检查作为一个系统而构成的多个芯片区域在平面方向上排列的基板上的所述多个芯片区域的每一个，将检查后的芯片区域判定为合格芯片区域或不合格芯片区域的步骤；以及形成与所述多个芯片区域中的合格芯片区域的电极连接而不与不合格芯片区域的电极连接的布线的步骤。2.根据权利要求1所述的半导体装置的制造方法，其中，形成所述布线的步骤包括：在所述多个芯片区域的电极上形成多个通孔开口的步骤；以及在所述通孔开口的上方，形成经由合格芯片区域的通孔开口与电极连接、并绕开不合格芯片区域的通孔开口而延伸的线的步骤。3.根据权利要求1所述的半导体装置的制造方法，其中，形成所述布线的步骤包括：在所述多个芯片区域中的合格芯片区域的电极上形成通孔导体、且不在不合格芯片区域的电极上形成通孔导体的步骤；以及形成被配置在与所述通孔导体的上端对应的高度、并穿过所述通孔导体而延伸的线的步骤。4.根据权利要求2所述的半导体装置的制造方法，其中，形成所述线的步骤包括：形成覆盖所述多个通孔开口的抗蚀剂的步骤；用第一掩模对合格芯片区域进行曝光，在抗蚀剂上形成穿过所述通孔开口的上方的第一潜影图案的步骤；用第二掩膜对不合格芯片区域进行曝光，在所述抗蚀剂上形成绕开所述通孔开口的上方的第二潜影图案的步骤；对所述第一潜影图案和所述第二潜影图案进行显影，在所述抗蚀剂上形成第一槽图案和第二槽图案的步骤；以及将导电材料埋入所述第一凹槽图案和所述第二凹槽图案中以形成所述线的步骤。5.根据权利要求3所述的半导体装置的制造方法，其中，在合格芯片区域的电极上形成通孔导体、且不在不合格芯片区域的电极上形成通孔导体的步骤包括：形成覆盖所述多个芯片区域的电极的绝缘膜的步骤；用第三掩模对合格芯片区域进行曝光，形成选择性地覆盖所述电极的表面的第三潜影图案的步骤；不对不合格芯片区域进行曝光的步骤；对合格芯片区域的所述第三潜影图案进行显影，在所述绝缘膜上形成孔图案的步骤；以及在所述孔图案中埋入导电物质，在合格芯片区域的电极上形成通孔导体的步骤。6.根据权利要求3所述的半导体装置的制造方法，其中，在合格芯片区域的电极上形成通孔导体、且不在不合格芯片区域的电极上形成通孔导
体的步骤包括：形成覆盖所述多个芯片区域的电极的绝缘膜的步骤；用第三掩模对各芯片区域进行曝光，形成选择性地覆盖所述电极的周围的第三潜影图案的步骤；对不合格芯片区域进行曝光，消除所述第三潜影图案的步骤；对合格芯片区域的所述第三潜影图案进行显影，在所述绝缘膜上形成通孔的步骤；以及在所述通孔中埋入导电物质，在合格芯片区域的电极上选择性地形成通孔导体的步骤。7.根据权利要求5所述的半导体装置的制造方法，其中，还包括形成覆盖所述绝缘膜的正性抗蚀剂的步骤，形成所述第三潜影图案的步骤包括在所述抗蚀剂上形成所述第三潜影图案的步骤。8.根据权利要求6所述的半导体装置的制造方法，其中，还包括形成覆盖所述绝缘膜的负性抗蚀剂的步骤，形成所述第三潜影图案的步骤包括在所述抗蚀剂上形成所述第三潜影图案的步骤。9.根据权利要求6所述的半导体装置的制造方法，其中，消除所述第三潜影图案的步骤包括对所述不合格芯片区域进行全面曝光的步骤。10.根据权利要求6所述的半导体装置的制造方法，其中，消除所述第三潜影图案的步骤包括对所述不合格芯片区域中未被所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。