一种MCU的ATE设备及其系统技术方案

本实用新型专利技术公开一种MCU的ATE设备，用于对待测芯片进行测试，包括：电源管理模块、测试机台及测试模块，电源管理模块分别与测试机台、测试模块及待测芯片连接，并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压；所述待测芯片安装在检测模块上进行检测；所述测试模块包括测试程序存储单元，所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。本实用新型专利技术还公开了一种包括MCU的ATE设备的MCU的ATE系统。通过测试模块提供待测芯片的测试程序，提高了芯片测试的测试效率，缩短了芯片测试的时间。缩短了芯片测试的时间。缩短了芯片测试的时间。

【技术实现步骤摘要】
一种MCU的ATE设备及其系统


[0001]本技术涉及一种芯片测试设备，具体涉及一种MCU的ATE设备及其系统。

技术介绍

[0002]MCU芯片是一个包含多个芯片的集合体，用户对该类芯片进行测试时，需要对其各个组件进行测试来达到预期的效果，即需要采用不同的测试程序来对相应的组件进行测试。现有的芯片测试系统需要人工对每一项测试项目进行逐一测试，给测试工作的实施带来了很大的不便。这种测试系统测试效率低、测试时间长。于是出现了一种自动化测试设备(即ATE,Automatic Test Equipment)，ATE是一种由高性能计算机控制的测试仪器的集合体，由测试仪器和计算机组合而成。通常，计算机通过运行测试程序的指令来对芯片进行测试。半导体芯片测试设备是检测集成电路的功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备。MCU的ATE设备最基本的要求是能保证测试功能的快速性、可靠性和稳定性。目前的MCU的ATE设备受制于测试程序的存储与读取方式，检测效率难以进一步提高。

技术实现思路

[0003]根据本技术的一个方面，提供了一种MCU的ATE设备，用于对待测芯片进行测试，包括：电源管理模块、测试机台及测试模块，电源管理模块分别与测试机台、测试模块及待测芯片连接，并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压；所述待测芯片安装在检测模块上进行检测；所述测试模块包括测试程序存储单元，所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。通过测试模块提供待测芯片的测试程序，提高了芯片测试的测试效率，缩短了芯片测试的时间。
[0004]本技术的另一方面，所述测试程序存储单元为外挂FLASH。因此，可以测试无内置非易失性存储单元程序下载的测试芯片，或者含非易失性存储单元但在测试过程需要反复烧写及可重复测试的测试芯片
[0005]本技术的另一方面，所述外挂FLASH通过IO接口与测试机台进行通信，通过JTAG/SWD接口与所述待测芯片通信。
[0006]本技术的另一方面，所述测试程序存储单元包括烧录器，所述烧录器用于将测试程序烧录至待测芯片中，这样，更便于对测试程序的维护以及迭代升级。
[0007]本技术的另一方面，所述测试程序存储单元包括烧录器，所述烧录器通过STA管脚从测试机台接收烧录指令，通过JTAG或SWD接口将烧录器中的测试程序下载到待测芯片中；所述烧录器所述烧录器设有反馈信号用的管脚，通过所述管脚触发高电平反馈测试结果给测试机台。
[0008]本技术的另一方面，所述测试程序存储单元为待测芯片内的SRAM区域，所述SRAM区域事先烧录有用于对待测芯片进行测试的测试程序。可使测试机台和测试芯片内核同时进行测试操作，提升测试效率，减少测试时间，降低测试成本。
[0009]本技术的另一方面，所述测试机台包括上位机，所述上位机用于对测试进行控制。
[0010]本技术的另一方面，所述上位机可以是直接发出操控命令的计算机。
[0011]本技术的另一方面，还包括测试套件，所述测试套件包括接口PCB板，所述接口PCB板上设有用于接收待测芯片的芯片安装座，所述接口PCB板通过芯片安装座接收返回的测试信号；所述接口PCB板上设有多个开槽。
[0012]本技术的另一方面，提供了一种MCU的ATE系统，该系统包括如上所述的MCU的ATE设备。
附图说明
[0013]图1为本技术的MCU的ATE设备的通信示意图；
[0014]图2为本技术的MCU的ATE设备一种实施方式的通信示意图；
[0015]图3为本技术MCU的ATE设备的另一实施方式的通信示意图。
[0016]图4为本技术MCU的ATE设备的另一实施方式的通信示意图。
[0017]图5为本技术MCU的ATE设备的接口PCB板的结构示意图。
[0018]图6为本技术MCU的ATE设备的接口PCB板另一实施方式的结构示意图。
具体实施方式
[0019]下面结合附图对本技术作进一步详细的说明。
[0020]实施方式一
[0021]图1示意性地显示了根据本技术的一种实施方式的MCU的ATE设备。如图1所示，该ATE设备包括电源管理模块1、测试机台2、测试模块3。测试机台2通过测试模块3对待测芯片4进行测试。电源管理模块1连接测试机台2、测试模块3及待测芯片4，为其提供电源、激励信号和电压。测试机台2包含上位机，用于对芯片测试的过程进行控制。具体地，上位机可以是直接发出操控命令的计算机。测试模块3包含测试程序存储单元5，用于提供对待测芯片4进行测试的测试程序。所述MCU的ATE设备还可以包括接口PCB板(即测试系统接口PCB Loadboard)。MCU的ATE设备可通过接口PCB板外接其他设备及器件。测试时，将插座安装到测试系统接口PCB板上，待测芯片4安装在插座上，然后将其作为一个整体固定到所述MCU的ATE设备上，以此连接待测芯片4，由此可以向待测芯片4发送或接收测试信号。
[0022]实施方式二
[0023]如图2所示，所述测试程序存储单元可配置为外挂FLASH6，该外挂FLASH6通过SPI
‑
IO接口与测试机台2通信，外挂FLASH6通过JTAG或SWD接口与待测芯片4进行通信，所述IO接口可以是SPI
‑
IO接口。在芯片测试前可使用EDA工具将测试程序的程序代码预先下载到外挂FLASH6，该程序代码可以通过MCU的ATE设备的串口发送指令来调用相应的测试方案来进行相应功能及参数的测试，对于例如MCU一类的芯片测试，更容易进行程序的升级或覆盖。测试时，测试机台2向测试芯片4发送通信指令，测试芯片4通过芯片端SPI端口从外挂FLASH6获取对应的测试程序并通过JTAG/SWD接口下载至待测芯片4进行测试。使用外挂FLASH6提供测试程序可以测试无内置非易失性存储单元程序下载的测试芯片，或者含非易失性存储单元但在测试过程需要反复烧写及可重复测试的测试芯片。
[0024]实施方式三
[0025]如图3所示，所述测试程序存储单元包括烧录器7，用于将测试程序烧录至待测芯片4中对待测芯片4进行测试。测试时，电源管理模块1对烧录器7、待测芯片4及测试机台2进行同步及供电。通过测试机台2的STA管脚向烧录器7发送开始烧录指令，待测芯片4通过JTAG或SWD接口将烧录器7中的测试程序下载到测试芯片4中；在烧录完成的校验通过后，烧录器7从反馈信号的管脚触发高电平反馈P/F结果给测试机台2。烧录成功后，测试程序已经下载到测试芯片4中，烧录至待测芯片4中的测试程序可用于后续芯片功能及电特性参数的测试。使用烧录器7为待测芯片提供测试程序，可便于对测试程序的维护以及迭代升级。
[0026]实施方式四
[0027]如图4所示，所述测试程序存储单元5可为待测芯片4内的SRAM区域7。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MCU的ATE设备，用于对待测芯片进行测试，包括：电源管理模块、测试机台及测试模块，电源管理模块分别与测试机台、测试模块及待测芯片连接，并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压；所述待测芯片安装在检测模块上进行检测；其特征在于：所述测试模块包括测试程序存储单元，所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。2.根据权利要求1所述的MCU的ATE设备，其特征在于，所述测试程序存储单元为外挂FLASH。3.根据权利要求2所述的MCU的ATE设备，其特征在于，所述外挂FLASH通过IO接口与测试机台通信，并通过JTAG/SWD接口与所述待测芯片通信。4.根据权利要求1所述的MCU的ATE设备，其特征在于，所述测试程序存储单元包括烧录器，所述烧录器用于将测试程序烧录至待测芯片中。5.根据权利要求3所述的MCU的ATE设备，所述测试程序存储单元包括烧录器，所述烧录器通过STA管脚从测试机台接收烧录指令...

【专利技术属性】
技术研发人员：葛俊，李鹏，曾豪，余景亮，苏振权，王佐，谢恩福，
申请(专利权)人：成都极海科技有限公司，
类型：新型
国别省市：