晶圆级测试中探针保护装置及方法制造方法及图纸

本申请涉及半导体集成电路测试技术领域，具体涉及一种晶圆级测试中探针保护装置及方法。晶圆级测试中探针保护装置包括：探针卡板，所述探针卡板上设有探针，所述探针的第一端用于连接被测芯片引脚；基板，所述基板中形成保护通路，所述保护通路的第一端与所述探针的第二端一一对应连接，所述保护通路的第二端连接检测电路的电源施加端；所述检测电路的电源施加端用于输出检测电源给所述保护通路的第二端。其中晶圆级测试中探针保护方法基于上述装置，可以避免相关技术中未对过流或过压的检测电源及时切断，而发生探针卡探针烧坏或烧毁及测试仪设备板卡器件毁坏的问题。测试仪设备板卡器件毁坏的问题。测试仪设备板卡器件毁坏的问题。

【技术实现步骤摘要】
晶圆级测试中探针保护装置及方法


[0001]本申请涉及半导体集成电路测试
，具体涉及一种晶圆级测试中探针保护装置及方法。

技术介绍

[0002]在半导体芯片测试行业，在晶圆级测试中,需要使用到探针卡进行测试。在测试的过程中,有些异常芯片会导致探针卡上的探针因大电流过大等问题烧坏或烧毁。
[0003]目前一般在芯片测试流程的第一个项目会对芯片需要测试引脚进行开路短路测试，以把一些异常芯片提前筛除，这些芯片在后续流程中无需上电测试以保护探针卡及设备。但在测试中仍然会发生探针卡探针烧坏或烧毁的问题，严重时甚至会烧毁测试设备板卡。

技术实现思路

[0004]本申请提供了一种晶圆级测试中探针保护装置及方法，可以避免相关技术中未对过流或过压的检测电源及时切断，而发生探针卡探针烧坏或烧毁的问题。
[0005]为了解决
技术介绍
中所述的技术问题，本申请提供一种晶圆级测试中探针保护装置，所述晶圆级测试中探针保护装置包括：
[0006]探针卡板，所述探针卡板上设有探针，所述探针的第一端用于连接被测芯片引脚；
[0007]基板，所述基板中形成保护通路，所述保护通路的第一端与所述探针的第二端一一对应连接，所述保护通路的第二端连接检测电路的电源施加端；
[0008]所述检测电路的电源施加端用于输出检测电源给所述保护通路的第二端。
[0009]可选地，所述保护通路包括保护电阻。
[0010]可选地，所述保护电阻的第一端连接所述探针的第二端，所述保护电阻的第二端连接检测电路。
[0011]可选地，所述保护电阻的电阻值范围为0欧姆至10欧姆。
[0012]可选地，所述保护电阻的功率范围为1/16W至3W。
[0013]可选地，所述检测电路还包括侦测端，所述侦测端在与所述探针相连的所述保护通路的第一端相连。
[0014]为了解决
技术介绍
中所述的技术问题，本申请的第二方面提供一种晶圆级测试中探针保护方法，所述晶圆级测试中探针保护方法使用如本申请第二方面所述的晶圆级测试中探针保护装置，该晶圆级测试中探针保护方法包括以下步骤：
[0015]通过检测电路的电源施加端输出检测电源；
[0016]保护电路的第二端接收到所述电源；
[0017]当所述电源的瞬间电流或电压超限时，所述保护电路断路，所述电源无法向探针卡板传送；
[0018]当所述电源的电流或电压处于限度内时，所述保护电路为通路，所述电源通过所
述探针卡板的探针传送至被测芯片引脚。
[0019]可选地，所述检测电路还包括侦测端，所述侦测端在与所述探针相连的所述保护通路的第一端相连；
[0020]所述晶圆级测试中探针保护方法还包括步骤：
[0021]所述检测电路的侦测端获取经过所述保护通路后所述电源的电压和/或电流；
[0022]判断经过所述保护通路后所述电源的电压和/或电流是否处于限度内。
[0023]本申请技术方案，至少包括如下优点：本申请在所施加的电源瞬间过大时能够及时切断通路，避免损坏探针卡板及芯片。
附图说明
[0024]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1示出了本申请一实施了提供的晶圆级测试中探针保护装置的结构示意图；
[0026]图2示出了本申请一实施例提供的晶圆级测试中探针保护方法流程图。
具体实施方式
[0027]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0028]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0029]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0030]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0031]图1示出了本申请一实施了提供的晶圆级测试中探针保护装置的结构示意图，从图1中可以看出该晶圆级测试中探针保护装置包括：
[0032]探针卡板110，该探针卡板110上设有探针111，所述探针111的第一端用于连接被测芯片120的引脚。通过探针向被测芯片120的引脚输送电压和/或电流实现对被测芯片120的检测。
[0033]基板130，该基板130中形成保护通路132，该保护通路的第一端同所述探针111的第二端一一对应连接，所述保护通路132的第二端连接检测电路的电源施加端131。所述检测电路的电源施加端131用于输出检测电源给所述保护通路132的第二端。通过检测电路电源施加端131施加给探针111电压和/或电流，以实现对被测芯片120的检测。在所施加的电压和/或电流超限后该保护通路132断开，保护探针卡板110及探针不被损坏。
[0034]可选地，该保护通路132包括保护电阻，该保护电阻的第一端连接所述探针111的第二端，所述保护电阻的第二端连接检测电路。在检测电路所施加的电压和/或电流超限后该保护电阻断开，切断检测电路的电源施加端131与探针111之间的通路，保护探针卡板110及探针不被损。
[0035]其中该保护电阻的电阻值范围为0欧姆至10欧姆，该保护电阻的功率根据测试需要选用，可以选择功率范围为1/16W至3W的保护电阻。
[0036]该检测电路还包括侦测端133，检测电路通过该侦测端133获取检测电路电源施加端131的电压和/或电流信息，以确保输入探针卡板110探针111中的电流或电压处于限度内。
[0037]图2示出了本申请一实施例提供的晶圆级测试中探针保护方法流程图，从图2中可以看出，该晶圆级测试中探针保护方法包括以下步骤：
[0038]步骤S21：通过检测电路的电源施加端131输出检测电源。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级测试中探针保护装置，其特征在于，所述晶圆级测试中探针保护装置包括：探针卡板，所述探针卡板上设有探针，所述探针的第一端用于连接被测芯片引脚；基板，所述基板中形成保护通路，所述保护通路的第一端与所述探针的第二端一一对应连接，所述保护通路的第二端连接检测电路的电源施加端；所述检测电路的电源施加端用于输出检测电源给所述保护通路的第二端。2.如权利要求1所述的晶圆级测试中探针保护装置，其特征在于，所述保护通路包括保护电阻。3.如权利要求2所述的晶圆级测试中探针保护装置，其特征在于，所述保护电阻的第一端连接所述探针的第二端，所述保护电阻的第二端连接检测电路。4.如权利要求2所述的晶圆级测试中探针保护装置，其特征在于，所述保护电阻的电阻值范围为0欧姆至10欧姆。5.如权利要求2所述的晶圆级测试中探针保护装置，其特征在于，所述保护电阻的功率范围为1/16W至3W。6.如权利要求1所述的晶圆级测试中探针保护装置，其特征在于，所述检...

【专利技术属性】
技术研发人员：谢晋春，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：