本发明专利技术公开一种基于SPI的DSP备份启动实现方法，属于嵌入式设备上电启动领域。DSP的GPIO口与FPGA的I/O口连接，DSP的上电由FPGA控制，SPI NOR FLASH存储器外挂在DSP处理器上；通过将UBOOT程序、应用程序和备份应用程序分别存储在SPI NOR FLASH存储器的三段空间，DSP通过RBL程序加载SPI NOR FLASH存储器首地址中的UBOOT程序，UBOOT程序根据外部信号加载不同SPI NOR FLASH存储器地址的应用程序。本发明专利技术提供的方法能够有效解决因串口在线升级失败需要拆开设备重新更新程序的问题，以及实际使用中因程序加载失败导致系统无法正常工作的问题。的问题。的问题。
【技术实现步骤摘要】
一种基于SPI的DSP备份启动实现方法
[0001]本专利技术涉及嵌入式设备上电启动
，特别涉及一种基于SPI的DSP备份启动实现方法。
技术介绍
[0002]随着DSP在图像、雷达等领域应用愈加广泛，搭载DSP的平台呈现多样化发展，如车载、船载、机载等；这些产品随着功能需求的完善，需要对DSP程序进行更新升级。设备在线升级一旦失败会导致设备无法正常工作，只能通过拆机连接仿真器重新写入程序至FLASH中解决。受产品密封性要求及运行环境的影响，设备拆机变得十分困难；同时，设备在实际使用过程中，由于FLASH写入错误程序DSP不能正常启动，导致设备无法正常运行，设备必须暂停当前工作状态，进行维修升级。这种状态大大降低了系统的可靠性。
[0003]当前技术仅对DSP在线升级进行了保护，保障在线升级过程中的准确性；但DSP启动失败问题，没有给出很好的解决方案。当前技术对基于EMIF启动进行了设计，由于DSP的EMIF片选只有4个，当EMIF与FPGA、NAND FLASH、双口RAM等芯片连接时，没有可用于DSP启动的EMIF FLASH接口。
技术实现思路
[0004]本专利技术的目的在于提供一种基于SPI的DSP备份启动实现方法，以解决目前因串口升级失败导致DSP系统无法正常工作、需要拆机的问题。
[0005]为解决上述技术问题，本专利技术提供了一种基于SPI的DSP备份启动实现方法，包括：
[0006](1)DSP的GPIO口与FPGA的I/O口连接，DSP的上电由FPGA控制，SPI NOR FLASH存储器外挂在DSP处理器上；DSP上电启动，主核Core0自动运行片上的RBL程序，根据硬件配置，选择SPI启动模式，配置PLL，初始化SPI接口；
[0007](2)RBL程序运行二级引导程序，从SPI NOR FLASH存储器的首地址搬移UBOOT程序至主核Core0运行空间，搬移完成后执行UBOOT程序；
[0008](3)UBOOT程序根据外部GPIO的信号，选择SPI NOR FLASH存储器不同分区的应用程序加载至Core0～Core7的运行空间，并将Core1～Core7的程序入口地址写入BOOT_MAGIC_ADDRESS地址，加载完成后，PC指针跳转到Core0应用程序入口地址，运行Core0程序，Core0向Core1～Core7发送中断，激活Core1～Core7。
[0009]在一种实施方式中，所述DSP外挂一片SPI NOR FLASH存储器，所述SPI NOR FLASH的存储空间分为三段：FLASH_SPACE1、FLASH_SPACE2和FLASH_SPACE3，其中首地址段FLASH_SPACE1存放UBOOT程序，第二段FLASH_SPACE2和第三段FLASH_SPACE3存放用户应用程序。
[0010]在一种实施方式中，所述第三段FLASH_SPACE3中的应用程序是可用的，在更新程序时，先更新第二段FLASH_SPACE2中的应用程序，当第二段FLASH_SPACE2中的应用程序经过验证无问题后，更新第三段FLASH_SPACE3中的程序。
[0011]在一种实施方式中，所述UBOOT程序检测DSP的管脚GPIO_M，M为GPIO编号，9～15状
态，根据管脚GPIO_M的信号高低电平搬移所述SPI NOR FLASH存储器中不同分区的应用程序到DSP的运行空间，并跳转至应用程序入口地址。
[0012]在一种实施方式中，当管脚GPIO_M的信号为低电平，UBOOT程序从第二段FLASH_SPACE2中搬移应用程序至DSP运行空间；当管脚GPIO_M的信号为高电平，UBOOT程序从第三段FLASH_SPACE3中搬移应用程序至DSP运行空间。
[0013]在一种实施方式中，所述DSP的应用程序运行后，管脚GPIO_N给出高电平，通知外部处理器DSP启动成功，其中N为GPIO编号，9～15，与M不同。
[0014]在一种实施方式中，所述外部处理器需检测DSP的管脚GPIO_N，当未检测到GPIO_N的信号为高电平，配置DSP的BOOTMODE为SPI方式，将GPIO_M的信号拉高，FPGA配置DSP的上电时序，复位DSP并重启。
[0015]在一种实施方式中，所述DSP的型号为飞腾M6678，所述SPI NOR FLASH存储器的型号为MT25QL256ABA8ESF，所述FPGA的型号为XC7K325T。
[0016]在本专利技术提供的基于SPI的DSP备份启动实现方法中，DSP的GPIO口与FPGA的I/O口连接，DSP的上电由FPGA控制，SPI NOR FLASH存储器外挂在DSP处理器上；DSP上电启动，主核Core0自动运行片上的RBL程序，根据硬件配置，选择SPI启动模式，配置PLL，初始化SPI接口；RBL程序运行二级引导程序，从SPI NOR FLASH存储器的首地址搬移UBOOT程序至主核Core0运行空间，搬移完成后执行UBOOT程序；UBOOT程序根据外部GPIO的信号，选择SPI NOR FLASH存储器不同分区的应用程序加载至Core0～Core7的运行空间，并将Core1～Core7的程序入口地址写入BOOT_MAGIC_ADDRESS地址，加载完成后，PC指针跳转到Core0应用程序入口地址，运行Core0程序，Core0向Core1～Core7发送中断，激活Core1～Core7。本专利技术提供的方法能够有效解决因串口在线升级失败需要拆开设备重新更新程序的问题，以及实际使用中因程序加载失败导致系统无法正常工作的问题。
附图说明
[0017]图1是硬件连接示意图；
[0018]图2是SPI NOR FLASH中程序存放示意图；
[0019]图3是基于SPI的DSP备份启动流程图。
具体实施方式
[0020]以下结合附图和具体实施例对本专利技术提出的一种基于SPI的DSP备份启动实现方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0021]本专利技术所使用的DSP芯片型号为飞腾M6678，使用的SPI NOR FLASH存储器型号为MT25QL256ABA8ESF，FPGA芯片的型号为XC7K325T。
[0022]本专利技术提供一种基于SPI的DSP备份启动实现方法，其中处理器的启动过程是处理器在上电或复位后，将存储在外部的非易失存储器中的可执行代码根据外部信号从SPI NOR FLASH加载到内存中，并正确运行程序的过程。
[0023]以飞腾M6678的DSP芯片为例，飞腾M6678具有No Boot、Host Boot和Slave Boot等
启动方式，其中Slave Boot包含EMIF、I2C、SPI、串口启动；加载模式由外部的13个引脚BOOTMODE[12:本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于SPI的DSP备份启动实现方法，其特征在于，包括：(1)DSP的GPIO口与FPGA的I/O口连接，DSP的上电由FPGA控制，SPI NOR FLASH存储器外挂在DSP处理器上；DSP上电启动，主核Core0自动运行片上的RBL程序，根据硬件配置，选择SPI启动模式，配置PLL，初始化SPI接口；(2)RBL程序运行二级引导程序，从SPI NOR FLASH存储器的首地址搬移UBOOT程序至主核Core0运行空间，搬移完成后执行UBOOT程序；(3)UBOOT程序根据外部GPIO的信号，选择SPI NOR FLASH存储器不同分区的应用程序加载至Core0～Core7的运行空间，并将Core1～Core7的程序入口地址写入BOOT_MAGIC_ADDRESS地址，加载完成后，PC指针跳转到Core0应用程序入口地址，运行Core0程序，Core0向Core1～Core7发送中断，激活Core1～Core7。2.如权利要求1所述的基于SPI的DSP备份启动实现方法，其特征在于，所述DSP外挂一片SPI NOR FLASH存储器，所述SPI NOR FLASH的存储空间分为三段：FLASH_SPACE1、FLASH_SPACE2和FLASH_SPACE3，其中首地址段FLASH_SPACE1存放UBOOT程序，第二段FLASH_SPACE2和第三段FLASH_SPACE3存放用户应用程序。3.如权利要求2所述的基于SPI的DSP备份启动实现方法，其特征在于，所述第三段FLASH_SPACE3中的应用程序是可用的，在更新程序时，先更新第二段FLASH_SPACE2中的应用程序，当第二段F...
【专利技术属性】
技术研发人员：李雷，王正行，胡楷，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。