半导体器件、电子设备及制备方法技术

本公开实施例公开了半导体器件、电子设备及制备方法，涉及半导体技术领域。半导体器件包括：半导体衬底，字线沟槽，字线结构，栅氧化层，绝缘结构。绝缘结构覆盖字线沟槽顶部的侧壁，字线结构远离设定平面一侧的上表面、栅氧化层的上表面，栅氧化层顶部的外侧面。字线结构远离设定平面一侧的上表面低于半导体衬底的上表面，栅氧化层的上表面低于半导体衬底的上表面，绝缘结构靠近设定平面一侧的下表面低于字线结构远离设定平面一侧的上表面，以改善GIDL效应，减小漏电流，提高晶体管的性能。提高晶体管的性能。提高晶体管的性能。

【技术实现步骤摘要】
半导体器件、电子设备及制备方法


[0001]本公开涉及到半导体
，尤其涉及到半导体器件、电子设备及制备方法。

技术介绍

[0002]动态随机存储器(DRAM，Dynamic Random Access Memory)是一种常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括一个电容器和一个晶体管。晶体管的栅极与字线相连、漏极或源极与位线或电容器相连，字线上的电压信息号能够控制晶体管的打开或关闭，进而通过位线读取在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。通常为了缩小器件尺寸，会在阵列排布的有源区设置纵横交错的字线和位线。随着器件尺寸的微缩，GIDL(Gate
‑
induced Drain Leakage，栅极诱生漏极漏电流)效应对晶体管的性能有很大的影响。

技术实现思路

[0003]本公开实施例提供了半导体器件、电子设备及制备方法，降低半导体器件的GIDL效应。
[0004]根据一些实施例，本公开实施例第一方面提供了半导体器件，包括：
[0005]半导体衬底，具有字线沟槽；所述字线沟槽沿着第一方向延伸；
[0006]字线结构，所述字线结构填充于所述字线沟槽内；
[0007]栅氧化层，位于所述字线结构与所述字线沟槽之间；
[0008]绝缘结构，填充于所述字线沟槽内；其中，所述绝缘结构覆盖所述字线沟槽顶部的侧壁、所述字线结构远离设定平面一侧的上表面、所述栅氧化层的上表面，以及所述栅氧化层顶部的外侧面；所述设定平面为所述半导体衬底的下表面所在平面；
[0009]其中，所述字线结构远离所述设定平面一侧的上表面低于所述半导体衬底的上表面，所述栅氧化层的上表面低于所述半导体衬底的上表面，所述绝缘结构靠近所述设定平面一侧的下表面低于所述字线结构远离所述设定平面一侧的上表面。这样可以使绝缘结构中的部分设置在栅氧化层的外围，并使绝缘结构与栅氧化层在第二方向上具有交叠区域。这样可以使绝缘结构与栅氧化层相结合提高字线结构的上表面与半导体衬底之间的厚度。即，字线结构的上表面与半导体衬底之间的绝缘材料的厚度为D1+D2(D1代表栅氧化层的厚度，D2代表与栅氧化层在第二方向上具有交叠区域的绝缘结构的厚度)。而处于绝缘结构靠近设定平面一侧的下表面与设定平面之间的字线结构与半导体衬底之间的绝缘材料的厚度为D1。则D1+D2>D1。这样可以使字线结构的上表面与有源区中的源区/漏区之间的绝缘材料的厚度在原有的栅氧化层的基础上提高了，如此即可有效改善GIDL效应，减小晶体管的漏电流，提高晶体管的整体性能。
[0010]在一些可能的实施例中，所述绝缘结构包括：第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第二绝缘层和所述字线沟槽之间；
[0011]所述第一绝缘层覆盖所述字线沟槽顶部的侧壁和所述栅氧化层顶部的外侧面，且
所述绝缘结构靠近所述设定平面一侧的下表面为所述第一绝缘层靠近所述设定平面一侧的下表面；
[0012]所述第二绝缘层覆盖所述第一绝缘层并填充所述字线沟槽。
[0013]在一些可能的实施例中，所述第二绝缘层包括绝缘保护层；其中，所述绝缘保护层覆盖所述第一绝缘层，并填充于所述字线沟槽内。
[0014]在一些可能的实施例中，所述第二绝缘层还包括绝缘介质层；其中，所述绝缘介质层至少位于所述绝缘保护层与所述栅氧化层之间。
[0015]在一些可能的实施例中，所述栅氧化层远离所述设定平面一侧的上表面不高于所述字线结构远离所述设定平面一侧的上表面。
[0016]在一些可能的实施例中，所述半导体器件还包括多晶硅材料部；其中，所述多晶硅材料部位于所述字线结构与所述绝缘结构之间，且所述多晶硅材料部远离所述设定平面一侧的上表面低于所述半导体衬底的上表面，且所述多晶硅材料部远离所述设定平面一侧的上表面高于所述栅氧化层远离所述设定平面一侧的上表面。
[0017]在一些可能的实施例中，所述绝缘结构还包括：第三绝缘层；所述第三绝缘层位于所述第二绝缘层与所述多晶硅材料部之间；所述第三绝缘层覆盖所述多晶硅材料部的外表面。
[0018]在一些可能的实施例中，所述半导体衬底还具有沟道隔离结构和多个有源区；其中，所述沟道隔离结构分隔相邻的所述有源区，所述字线沟槽沿着所述第一方向延伸，并穿过相应的有源区和沟槽隔离结构；
[0019]所述栅氧化层至少覆盖位于所述有源区的字线沟槽的侧壁；
[0020]所述字线结构包括阻挡部和导电部；其中，所述阻挡部位于所述导电部与所述栅氧化层之间；所述导电部的上表面与所述阻挡部远离所述设定平面一侧的上表面齐平。
[0021]本公开实施例还提供了半导体器件的制备方法，包括：
[0022]在半导体衬底上形成字线沟槽；其中，所述字线沟槽沿第一方向延伸；
[0023]在所述字线沟槽内形成栅氧化层和字线结构，以及所述字线沟槽侧壁处暴露出的半导体衬底；其中，所述字线结构填充于所述字线沟槽内，且所述字线结构远离所述设定平面一侧的上表面低于所述半导体衬底的上表面，所述栅氧化层的上表面低于所述半导体衬底的上表面；
[0024]在所述字线沟槽内填充绝缘结构；其中，所述绝缘结构覆盖所述字线沟槽顶部的侧壁、所述字线结构远离设定平面一侧的上表面、所述栅氧化层的上表面，以及所述栅氧化层顶部的外侧面；且所述绝缘结构靠近所述设定平面一侧的下表面低于所述字线结构远离所述设定平面一侧的上表面；所述设定平面为所述半导体衬底的下表面所在平面。这样可以使绝缘结构中的部分设置在栅氧化层的外围，并使绝缘结构与栅氧化层在第二方向上具有交叠区域。这样可以使绝缘结构与栅氧化层相结合提高字线结构的上表面与半导体衬底之间的厚度。即，字线结构的上表面与半导体衬底之间的绝缘材料的厚度为D1+D2(D1代表栅氧化层的厚度，D2代表与栅氧化层在第二方向上具有交叠区域的绝缘结构的厚度)。而处于绝缘结构靠近设定平面一侧的下表面与设定平面之间的字线结构与半导体衬底之间的绝缘材料的厚度为D1。则D1+D2>D1。这样可以使字线结构的顶部与有源区中的源区/漏区之间的绝缘材料的厚度在原有的栅氧化层的基础上提高了，如此即可有效改善GIDL效应，减
小晶体管的漏电流，提高晶体管的整体性能。
[0025]在一些可能的实施例中，在所述字线沟槽内填充绝缘结构，包括：
[0026]在所述字线沟槽侧壁处暴露出的半导体衬底上形成第一绝缘层，并使所述第一绝缘层还覆盖所述栅氧化层顶部的外侧面；其中，所述绝缘结构靠近所述设定平面一侧的下表面为所述第一绝缘层靠近所述设定平面一侧的下表面；
[0027]在形成有所述第一绝缘层的所述字线沟槽内填充第二绝缘层，以使形成的所述第一绝缘层和所述第二绝缘层形成所述绝缘结构。
[0028]在一些可能的实施例中，所述在所述字线沟槽侧壁处暴露出的半导体衬底上形成第一绝缘层，包括：
[0029]对在所述字线沟槽侧壁处暴露出的半导体衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，具有字线沟槽；所述字线沟槽沿着第一方向延伸；字线结构，所述字线结构填充于所述字线沟槽内；栅氧化层，位于所述字线结构与所述字线沟槽之间；绝缘结构，填充于所述字线沟槽内；其中，所述绝缘结构覆盖所述字线沟槽顶部的侧壁、所述字线结构远离设定平面一侧的上表面、所述栅氧化层的上表面，以及所述栅氧化层顶部的外侧面；所述设定平面为所述半导体衬底的下表面所在平面；其中，所述字线结构远离所述设定平面一侧的上表面低于所述半导体衬底的上表面，所述栅氧化层的上表面低于所述半导体衬底的上表面，所述绝缘结构靠近所述设定平面一侧的下表面低于所述字线结构远离所述设定平面一侧的上表面。2.如权利要求1所述的半导体器件，其特征在于，所述绝缘结构包括：第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第二绝缘层和所述字线沟槽之间；所述第一绝缘层覆盖所述字线沟槽顶部的侧壁和所述栅氧化层顶部的外侧面，且所述绝缘结构靠近所述设定平面一侧的下表面为所述第一绝缘层靠近所述设定平面一侧的下表面；所述第二绝缘层覆盖所述第一绝缘层并填充所述字线沟槽。3.如权利要求2所述的半导体器件，其特征在于，所述第二绝缘层包括绝缘保护层；其中，所述绝缘保护层覆盖所述第一绝缘层，并填充于所述字线沟槽内。4.如权利要求3所述的半导体器件，其特征在于，所述第二绝缘层还包括绝缘介质层；其中，所述绝缘介质层至少位于所述绝缘保护层与所述栅氧化层之间。5.如权利要求1
‑
4任一项所述的半导体器件，其特征在于，所述栅氧化层的上表面不高于所述字线结构远离所述设定平面一侧的上表面。6.如权利要求1
‑
4任一项所述的半导体器件，其特征在于，所述半导体器件还包括多晶硅材料部；其中，所述多晶硅材料部位于所述字线结构与所述绝缘结构之间，且所述多晶硅材料部的上表面低于所述半导体衬底的上表面，且所述多晶硅材料部的上表面高于所述栅氧化层的上表面。7.如权利要求6所述的半导体器件，其特征在于，所述绝缘结构还包括：第三绝缘层；所述第三绝缘层位于所述第二绝缘层与所述多晶硅材料部之间；所述第三绝缘层覆盖所述多晶硅材料部的外表面。8.如权利要求1
‑
4任一项所述的半导体器件，其特征在于，所述半导体衬底还具有沟道隔离结构和多个有源区；其中，所述沟道隔离结构分隔相邻的所述有源区，所述字线沟槽沿着所述第一方向延伸，并穿过相应的有源区和沟槽隔离结构；所述栅氧化层至少覆盖位于所述有源区的字线沟槽的侧壁；所述字线结构包括阻挡部和导电部；其中，所述阻挡部位于所述导电部与所述栅氧化层之间；所述导电部的上表面与所述阻挡部远离所述设定平面一侧的上表面齐平。9.一种半导体器件的制备方法，其特征在于，包括：在半导体衬底上形成字线沟槽；其中，所述字线沟槽沿第一方向延伸；在所述字线沟槽内形成栅氧化层...

【专利技术属性】
技术研发人员：尤康，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：