微电子装置测试以及相关装置、系统和方法制造方法及图纸

本文中描述微电子装置测试以及相关方法、装置和系统。装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置可进一步包含耦合到所述存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于所述第一行。此外，响应于确定所述行集合邻近于所述第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。中的列的失效的信号。中的列的失效的信号。

【技术实现步骤摘要】
微电子装置测试以及相关装置、系统和方法
[0001]优先权要求
[0002]本申请要求2021年2月26日提交的题为“微电子装置测试以及相关装置、系统和方法(MICROELECTRONIC DEVICE TESTING,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的第17/249,306号美国专利申请的申请日的权益。


[0003]本公开的实施例涉及微电子装置测试。更具体地，本公开的各种实施例涉及经由内部测试操作测试微电子装置，以及相关方法、装置和系统。

技术介绍

[0004]存储器装置通常作为计算机或其它电子系统中的内部基于半导体的集成电路来提供。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双数据速率存储器(DDR)、低功率双数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。
[0005]存储器装置通常包含能够保持表示数据位的电荷的许多存储器单元。通常，这些存储器单元布置成存储器阵列。可通过经由相关联字线驱动器选择性地激活存储器单元来将数据写入到存储器单元或从存储器单元检索数据。

技术实现思路

[0006]本公开的一或多个实施例包含一种装置。所述装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置可进一步包含耦合到所述存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于所述第一行。此外，响应于确定所述行集合邻近于所述第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。
[0007]本公开的其它实施例包含一种方法。所述方法可包含检测与存储器阵列的某一数目的行中的第一行相关联的第一失效。所述方法还可包含检测与所述数目的行的行集合相关联的额外失效集合；确定所述行集合是否邻近于第一行。此外，所述方法可包含响应于确定所述行集合邻近于第一行，产生指示列失效的信号。
[0008]本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器系统。所述存储器系统可包含存储器装置。所述存储器装置可包含存储器阵列，和耦合到存储器阵列的测试电路。测试电路可经配置以检测第一失效行地址且检测至少两个额外失效行地址的
集合。此外，测试电路可经配置以确定至少两个额外失效行地址的集合是否邻近于第一失效行地址。测试电路还可经配置以响应于确定至少两个额外失效行地址的集合邻近于第一失效行地址而产生指示列失效的信号。
附图说明
[0009]图1是根据本公开的各种实施例的实例存储器装置的功能框图。
[0010]图2是可用以在测试操作中检测和存储行地址的实例流程。
[0011]图3是根据本公开的各种实施例的可用以在测试操作中检测和存储行地址且处理邻接信息的另一实例流程。
[0012]图4A描绘根据本公开的各种实施例的包含某一数目的行和列且描绘某一数目的失效的实例阵列。
[0013]图4B描绘根据本公开的各种实施例的包含某一数目的行和列且描绘某一数目的失效的另一实例阵列。
[0014]图5说明根据本公开的各种实施例的包含错误寄存器和邻接单元的实例电路。
[0015]图6说明根据本公开的各种实施例的包含错误寄存器和邻接单元的其它实例电路。
[0016]图7描绘根据本公开的各种实施例的包含某一数目的行和列且描绘错误位置的另一实例阵列。
[0017]图8是说明根据本公开的各种实施例的测试微电子装置的实例方法的流程图。
[0018]图9是根据本公开的一或多个实施例的实例存储器系统的简化框图。
[0019]图10是根据本公开的一或多个实施例的实例电子系统的简化框图。
具体实施方式
[0020]半导体存储器装置通常包含存储器单元阵列。借助于输入到半导体存储器装置的行和列地址信号来选择阵列中的存储器单元用于读取和写入。行和列地址信号由地址解码电路处理以选择阵列中的行线和列线来存取所需的一或多个存储器单元。
[0021]在例如半导体存储器装置等集成电路的制造期间和/或之后，在若干阶段测试此类集成电路是常规的。举例来说，当集成电路仍为晶片形式时，集成电路可通过探针卡连接到测试器。此外，在集成电路已经分割和封装之后，集成电路可放置到装载板上的插座中。装载板随后放置于测试头部上，所述测试头部通过电缆连接到高速测试器以使得测试器可对集成电路施加信号和从集成电路接收信号。
[0022]此外，如所属领域的技术人员将了解，存储器内置式自测试(也被称作“mBIST”或“存储器BIST”)经配置以产生存储器装置中的模式且读取所述模式以记录任何缺陷。可包含修复和冗余能力的存储器BIST允许以合理高度的故障范围及时测试存储器装置，而不需要经由外部测试设备进行连续交互式控制。mBIST中使用的测试算法可实施于存储器装置的嵌入式电路中。在mBIST方法中，测试模式产生器和测试响应分析器直接并入到待测试存储器装置中。在常规mBIST测试或“运行”结束时，断言简单的通过/失效信号，指示存储器装置是通过测试还是未通过测试。也可提供中间的通过/失效信号，从而允许分析个别的存储器位置或位置群组。
[0023]在常规mBIST实施方案中，捕获已失效行地址且使用行冗余来修复已失效行地址。常规mBIST并不标记列失效(例如，由于在测试序列期间跟踪列失效地址的复杂性和设计开销)。如果裸片上存在列失效，那么mBIST电路可发送旗标以重复测试直到以许多行冗余完全修复列失效为止。在大多数情境中，如果存在真实列失效，那么在许多修复尝试之后可产生不可修复旗标(即，由于缺乏可用行冗余)。
[0024]如下文更充分地描述，本文所公开的各种实施例涉及微电子装置测试。更具体地，各种实施例涉及基于检测(即，在测试操作期间)行失效的数目检测列失效。换句话说，各种实施例涉及在测试操作期间响应于检测到发生失效的行(即，串联(即，相对于位置))的阈值数目(例如，3或4)而识别列失效。更具体地，各种实施例可包含用于检测已失效行的地址并确定邻近于所述已失效行的行集合(例如，三(3)个行的集合)中的每一行是否已失效的装置、系统和方法。此外，响应于确定所述行集合的每一行已失效(即，除已失效行之外)，可产生指示列失效的信号。
[0025]虽然本文中参考半导体和/或存储器装置描述各种实施例，但本公开不如此受限制，且实施例可大体上适用于可包含或可不包含半导体装置和/或存储器装置的微电子系统和/或装置。现将参考附图阐述本公开的实施例。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：存储器阵列，其包含某一数目的行和某一数目的列；以及电路，其耦合到所述存储器阵列且经配置以：对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合；确定所述行集合是否邻近于所述第一行；以及响应于确定所述行集合邻近于所述第一行，产生指示所述数目的列中的列的失效的信号。2.根据权利要求1所述的装置，其中所述电路进一步经配置以确定邻近于所述第一行的行群组，其中所述行群组包括在所述第一行的第一侧上的某一数目的行、在所述第一行的第二相对侧上的某一数目的行，或这两者。3.根据权利要求2所述的装置，其中所述电路进一步经配置以将所述行集合的每一行与所述行群组的每一行进行比较以确定所述行集合是否邻近于所述第一行。4.根据权利要求1所述的装置，其中所述电路包括：某一数目的第一寄存器，每一第一寄存器经配置以存储用于未通过测试操作的行的行地址；以及某一数目的邻接单元，其中所述数目的第一寄存器中的每一第一寄存器耦合到所述数目的邻接单元中的相关联邻接单元，其中所述数目的邻接单元中的至少一个邻接单元经配置以：从相关联第一寄存器接收与所述第一失效相关联的地址；确定邻近于所述失效行的行群组的至少一个地址；接收与所述额外失效集合中的第二失效相关联的地址；将邻近于所述失效行的所述行群组的所述至少一个地址和与所述第二失效相关联的所述地址进行比较；以及响应于邻近于所述失效行的所述行群组的所述至少一个地址匹配于与所述第二失效相关联的所述地址而产生指示所述列的所述失效的所述信号。5.根据权利要求4所述的装置，其中所述至少一个邻接单元包括：某一数目的加法器，所述数目的加法器中的每一加法器经配置以：接收与所述第一行相关联的所述地址；以及产生邻近于所述第一行的所述行群组的所述至少一个地址；某一数目的比较器，所述数目的比较器中的每一比较器经配置以：接收邻近于所述第一行的所述行群组的所述至少一个地址；接收与所述额外失效集合中的所述第二失效相关联的所述地址；将邻近于所述失效行的所述行群组的所述至少一个地址和与所述第二失效相关联的所述地址进行比较；以及响应于邻近于所述失效行的所述行群组的所述至少一个地址匹配于与所述第二失效相关联的所述地址而产生匹配信号；以及某一数目的失效寄存器，所述数目的失效寄存器中的每一失效寄存器经配置以：从所述数目的比较器中的至少一个比较器接收所述匹配信号；以及
响应于接收到错误脉冲信号而产生指示匹配的输出。6.根据权利要求1所述的装置，其中所述电路包括：某一数目的第一寄存器，所述数目的第一寄存器中的寄存器经配置以存储所述第一行的行地址；至少一个加法器，其经配置以接收所述第一行的所述地址且产生递增地址；以及至少一个比较器，其经配置以：识别邻近于所述第一行的至少一个行群组；接收与当前行相关联的地址；将与所述当前行相关联的所述地址与邻近于所述第一行的所述至少一个行群组中的行的地址进行比较；以及响应于邻...

【专利技术属性】
技术研发人员：藤原敬典，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：