共源型功率器件及其制作方法技术

本发明专利技术公开了一种共源型功率器件及其制作方法，主要解决现有开关器件存在的不能同时进行双向导通和双向阻断的问题，其包括：衬底、过渡层、第一沟道层、第一势垒层、第二沟道层和第二势垒层，这两个沟道层与两个势垒层的左、右两侧均设有台面，这两个台面上分别设有左、右漏极；第二沟道层与第二势垒层的中间均设有N

【技术实现步骤摘要】
共源型功率器件及其制作方法


[0001]本专利技术属于微电子
，特别涉及一种功率器件，可用于电力电子系统。
技术背景
[0002]功率器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。当前，Si基开关器件性能已经趋近其理论极限，不能满足下一代电力电子系统高温、高压、高频、高效和高功率密度的要求。而以GaN为代表的第三代宽禁带半导体材料，具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定的特点，在制备具有更低导通电阻、更快开关速度、更高击穿电压的开关器件方面，已展现出独特的优势。特别是基于GaN基异质结结构的高电子迁移率器件，即GaN基高电子迁移率开关器件，以其优异的功率特性，在国民经济与军事领域具有广阔和特殊的应用前景。
[0003]传统氮化镓基增强型开关器件是基于GaN基异质结结构，其包括：衬底、过渡层、沟道层、势垒层、P
‑
GaN栅、漏极、源极、栅金属；势垒层上部左侧淀积有漏极，势垒层上部右侧淀积有源极，势垒层上部中间部分淀积有P
‑
GaN栅，P
‑
GaN栅上部淀积有栅金属，如图1所示。然而，在传统氮化镓基增强型开关器件中，开态时器件中电流只能沿着漏极至源极一个方向传导，功率只能由漏极传送至源极，即传统氮化镓基增强型开关器件只能实现单向导通和单向阻断。在逆变器、交流
‑
交流变频器等众多领域中，往往需要器件具有双向导通和双向阻断能力，为了解决双向导通和双向阻断问题，现有文献99.3％Efficiency of three
‑
phase inverter for motor drive using GaN
‑
based Gate Injection Transistors,2011Twenty
‑
Sixth Annual IEEE Applied Power Electronics Conference and Exposition(APEC),2011,481
‑
484，提出了将两个氮化镓基增强型开关器件串联构建双向开关的结构，但该开关处于二极管单向导通模式工作时，例如，当器件1导通，器件2关断时，器件2构成了一个二极管，该二极管的开启电压较大且与器件阈值电压相等，导致该模式工作时的开关导通损耗大大增加，因此该开关处于二极管单向导通模式工作时高阈值电压Vth与低反向开启电压V
ON
不能同时实现。这严重限制了这种开关的实际应用。
[0004]因此，需要研发工艺简单，双向导通和双向阻断特性好，并且二极管单向导通模式工作时开启电压低的高性能氮化镓基增强型开关器件，以满足电子电力系统对于该类开关器件的急切需求。

技术实现思路

[0005]本专利技术的目的在于针对上述现有技术的不足，提供一种共源型功率器件及其制作方法，以同时实现双向导通和双向阻断特性，减小开关二极管单向导通模式工作时的开启电压，降低损耗，提升开关器件的集成度。
[0006]为实现上述目的，本专利技术的技术方案如下：
[0007]1.一种共源型功率器件，自下而上包括：衬底1、过渡层2、第二沟道层5和第二势垒
层6，其特征在于：
[0008]所述过渡层2与第二沟道层5之间插有第一沟道层3和第一势垒层4，且第一势垒层4位于第一沟道层3上部；
[0009]所述第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的左、右两侧均设有台面7，这两个台面7的下端均位于过渡层2的上部，该左、右两侧的台面7上分别设有左漏极8与右漏极9；
[0010]所述第二沟道层5、第二势垒层6的中间位置设有N+区10，该N+区10的下侧位于第二沟道层5内部；
[0011]所述N+区10上部与第一沟道层3内部之间设有凹槽11，该凹槽内部的上、下部分别设有源极13和阳极12，且这两个电极的接触面位于N+区10的下侧；
[0012]所述左漏极8与源极13之间的第二势垒层6上设有左P型块14和左栅极16；右漏极9与源极13之间的第二势垒层6上设有右P型块15和右栅极17。
[0013]进一步，所述第一势垒层4的厚度S1为2～60nm，第二势垒层6的厚度S2为2～60nm。
[0014]进一步，所述N+区10为N型重掺杂区域，其注入剂量大于1
×
10
20
cm
‑2。
[0015]进一步，所述凹槽11下侧位于第一沟道层3内部，且凹槽11下侧与第一沟道层3上表面的距离至少为5nm。
[0016]进一步，所述阳极12上侧与N+区10的下侧之间的距离t＞0nm。
[0017]进一步，所述左P型块14与右P型块15厚度h均为10～500nm，其掺杂浓度均为1
×
10
16
～5
×
10
20
cm
‑3。
[0018]进一步，所述左栅极16位于左P型块14的上部，所述右栅极17位于右P型块15的上部。
[0019]进一步，所述左漏极8与右漏极9采用相同的金属组合，且均与接触的半导体之间形成欧姆接触；
[0020]进一步，所述阳极12采用多层金属，且最底层金属为高功函数金属，阳极12与接触的半导体之间形成肖特基接触；
[0021]进一步，所述源极13与接触的半导体之间形成欧姆接触。
[0022]2.一种制作上述共源型功率器件的方法，其特征在于，包括如下步骤：
[0023]A)在衬底1上外延GaN基宽禁带半导体材料，形成厚度为1～50μm的过渡层2；
[0024]B)制作沟道层与势垒层：
[0025]B1)在过渡层2上外延GaN材料，形成厚度为10～200nm的第一沟道层3；
[0026]B2)在第一沟道层3上外延GaN基宽禁带半导体材料，形成厚度S1为2～60nm的第一势垒层4；
[0027]B3)在第一势垒层4上外延GaN材料，形成厚度为10～200nm的第二沟道层5；
[0028]B4)在第二沟道层5上外延GaN基宽禁带半导体材料，形成厚度S2为2～60nm的第二势垒层6；
[0029]C)在第二势垒层6上第一次制作掩膜，利用该掩膜在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个台面7；
[0030]D)利用步骤C)中制作的掩膜，在左、右两个台面7上分别淀积多层金属，并进行快
速热退火，形成左漏极8与右漏极9，这两个漏极均与接触的半导体之间形成欧姆接触；
[0031]E)在第二势垒层6、左漏极8与右漏极9上第二次制作掩膜，利用该掩膜在第二沟道层5、第二势垒层6的中间位置进行离子注入，形成N+区10，在确定注入剂量与能量时，要保证不会对第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种共源型功率器件，自下而上包括：衬底(1)、过渡层(2)、第二沟道层(5)和第二势垒层(6)，其特征在于：所述过渡层(2)与第二沟道层(5)之间插有第一沟道层(3)和第一势垒层(4)，且第一势垒层(4)位于第一沟道层(3)上部；所述第一沟道层(3)、第一势垒层(4)、第二沟道层(5)、第二势垒层(6)的左、右两侧均设有台面(7)，这两个台面(7)的下端均位于过渡层(2)的上部，该左、右两侧的台面(7)上分别设有左漏极(8)与右漏极(9)；所述第二沟道层(5)、第二势垒层(6)的中间位置设有N+区(10)，该N+区(10)的下侧位于第二沟道层(5)内部；所述N+区(10)上部与第一沟道层(3)内部之间设有凹槽(11)，该凹槽内部的上、下部分别设有源极(13)和阳极(12)，且这两个电极的接触面位于N+区(10)的下侧；所述左漏极(8)与源极(13)之间的第二势垒层(6)上设有左P型块(14)和左栅极(16)；右漏极(9)与源极(13)之间的第二势垒层(6)上设有右P型块(15)和右栅极(17)。2.根据权利要求1所述的器件，其特征在于，所述第一势垒层(4)的厚度S1为2～60nm，第二势垒层(6)的厚度S2为2～60nm。3.根据权利要求1所述的器件，其特征在于，所述N+区(10)为N型重掺杂区域，其注入剂量大于1
×
10
20
cm
‑2。4.根据权利要求1所述的器件，其特征在于，所述凹槽(11)下侧位于第一沟道层(3)内部，且凹槽(11)下侧与第一沟道层(3)上表面的距离至少为5nm。5.根据权利要求1所述的器件，其特征在于，所述阳极(12)上侧与N+区(10)的下侧之间的距离t＞0nm。6.根据权利要求1所述的器件，其特征在于，所述左P型块(14)与右P型块(15)厚度h均为10～500nm，其掺杂浓度均为1
×
10
16
～5
×
10
20
cm
‑3。7.根据权利要求1所述的器件，其特征在于：所述左栅极(16)位于左P型块(14)的上部；所述右栅极(17)位于右P型块(15)的上部。8.根据权利要求1所述的器件，其特征在于：所述左漏极(8)与右漏极(9)采用相同的金属组合，且均与接触的半导体之间形成欧姆接触；所述阳极(12)采用多层金属，且最底层金属为高功函数金属，阳极(12)与接触的半导体之间形成肖特基接触；所述源极(13)与接触的半导体之间形成欧姆接触。9.一种制作共源型功率器件的方法，其特征在于，包括如下步骤：A)在...

【专利技术属性】
技术研发人员：毛维，杨翠，裴晨，杜鸣，马佩军，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：