一种集成双自偏置MOS低关断损耗的RC-LIGBT器件制造技术

本发明专利技术涉及一种集成双自偏置MOS低关断损耗的RC

【技术实现步骤摘要】
一种集成双自偏置MOS低关断损耗的RC
‑
LIGBT器件


[0001]本专利技术属于半导体
，涉及一种集成双自偏置MOS低关断损耗的RC
‑
LIGBT器件。

技术介绍

[0002]IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是一种MOSFET和BJT管相结合的双极性半导体功率器件，具有导通压降低、驱动功耗低和工作频率高等优点，被广泛应用于通信技术、新能源设备和各类消费电子领域，是电子电力系统的核心器件。其中LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)易于集成在Si基上，通常应用在SOI基的功率智能系统中，是双极型半导体器件的典型代表。
[0003]但是由于LIGBT不具备反向导通能力，因此在实际使用中通常都需要在LIGBT旁边并联一个反向的续流二极管以起到保护的作用。同时为了提高器件的集成度，降低制造成本，人们开始尝试将起保护作用的续流二极管集成在LIGBT的内部，将LIGBT部分集电极P
‑
Collector用N
‑
Collector替代，在晶体管内部集成了一个P
‑
body/N
‑
drift/N
‑
Collector续流二极管，成为RC
‑
LIGBT(Reverse
‑
Conducting Lateral Insulated Gate Bipolar Transistor,逆导型横向绝缘栅双极型晶体管)，这一改动不仅使器件具备了反向导通能力，而且大大减小了芯片的尺寸，能够降低生产成本。
[0004]传统的LIGBT在使用中仍然存在着一些不可忽视的缺点：例如在关断阶段，漂移区中含有大量的载流子需要被抽取，没有额外的载流子抽取通道，载流子只能通过复合消失，造成了较长的关断时间以及拖尾电流，对器件的使用造成影响。目前，LIGBT的结构优化方案主要可以归纳为以下三个方面：
[0005]1.阳极优化，主要目的是控制阳极空穴的注入效率；
[0006]2.阴极优化，主要目的是增加导通态下阴极一侧的载流子浓度；
[0007]3.漂移区优化，主要目的是提高器件耐压以及提高载流子抽取速度。
[0008]因此为了能够更好的促进LIGBT的应用，需要对LIGBT进行进一步改进，以优化LIGBT的各种性能，从而加强LIGBT器件的可靠性。

技术实现思路

[0009]有鉴于此，本专利技术的目的在于提供一种集成双自偏置MOS低关断损耗的RC
‑
LIGBT器件。
[0010]为达到上述目的，本专利技术提供如下技术方案：
[0011]一种集成双自偏置MOS低关断损耗的RC
‑
LIGBT器件，该器件从左至右分为LIGBT区域、反向导通MOS区域和低关断损耗MOS区域，所述LIGBT区域包括P+发射极1、N+电子发射极2、P
‑
body3、N型漂移区4、二氧化硅绝缘层5、P型衬底6、N型缓冲层7、P+集电极8、集电极12、栅极14、发射极15；
[0012]反向导通MOS区域：从左至右分别设置N
‑
base11、P
‑
base10、N+集电极9、多晶硅连接层16；所述N
‑
base11的上侧与N型缓冲层7的上侧平齐，左侧被N型缓冲层7完全覆盖，右侧与P
‑
base10的左侧紧密相连，下侧与P+集电极8的上侧紧密相连；P
‑
base10的上侧与N型缓冲层7的上侧平齐，右侧与N+集电极9的左侧紧密相连，下侧与P+集电极8的上侧紧密相连；N+集电极9的上侧与N型缓冲层7的上侧平齐，右侧与器件的右侧紧密相连，下侧与P+集电极8的上侧紧密相连；多晶硅连接层16将N
‑
base11与反向导通MOS的栅极短接，实现了器件的反向导通；
[0013]低关断损耗MOS区域：从左至右分别设置N
‑
base11、P
‑
base10、N+集电极9、多晶硅层13；所述N
‑
base11的上侧与N型缓冲层7的上侧平齐，左侧被N型缓冲层7完全覆盖，右侧与P
‑
base10的左侧紧密相连，下侧与P+集电极8的上侧紧密相连；P
‑
base10的上侧与N型缓冲层7的上侧平齐，右侧与N+集电极9的左侧紧密相连，下侧与P+集电极8的上侧紧密相连；N+集电极9的上侧与N型缓冲层7的上侧平齐，右侧与器件的右侧紧密相连，下侧与P+集电极8的上侧紧密相连；多晶硅层13将N+集电极9与反向导通MOS的栅极短接，实现了器件的低关断损耗；
[0014]LIGBT区域：从左至右分别设置P+发射极1、N+电子发射极2、发射极15、P
‑
body3、栅极14、N型漂移区4、二氧化硅绝缘层5、P型衬底6、N型缓冲层7、P+集电极8、集电极12；P+发射极1位于发射极15的下方，其左侧与器件的左侧齐平，右侧与N+电子发射极2的左侧紧密相连，下侧与P
‑
body3相连；N+电子发射极2位于发射极15和栅极14的下方，右侧和下侧被P
‑
body3完全覆盖；P
‑
body3的上侧与P+发射极1和N+电子发射极2的上侧齐平，右侧和下侧被N型漂移区4完全覆盖；N型漂移区4的上侧与P+发射极1、N+电子发射极2、栅极14、N型缓冲层7和P+集电极8的上侧平齐，下侧与二氧化硅绝缘层5的上侧紧密相连，左侧与器件的左侧平齐，右侧与器件右侧平齐；N型缓冲层7的上侧与器件的上侧平齐，右侧与器件的右侧平齐，左侧与下侧被N型漂移区4完全覆盖；P+集电极8位于集电极12的下侧，其上侧与器件的上侧平齐，右侧与器件的右侧平齐，左侧与下侧被N型缓冲层7完全覆盖，上述结构构成LIGBT双极型器件。
[0015]可选的，LIGBT区域N型缓冲层7的右侧与反向导通MOS区域和低关断损耗MOS区域N
‑
base11的左侧相连。
[0016]可选的，在正向导通阶段，无负阻效应；在反向导通阶段，当V
GS,RC
>V
TH
,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足V
GS,FC
>V
TH
，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，降低了关断损耗。
[0017]可选的，所述栅极14的材料包括掺杂多晶硅或铝。
[0018]本专利技术的有益效果在于：
[0019](1)正向导通时，器件无负阻效应；
[0020](2)反向导通时，当V
GS,RC
>V
TH
,本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成双自偏置MOS低关断损耗的RC
‑
LIGBT器件，其特征在于：该器件从左至右分为LIGBT区域、反向导通MOS区域和低关断损耗MOS区域，所述LIGBT区域包括P+发射极(1)、N+电子发射极(2)、P
‑
body(3)、N型漂移区(4)、二氧化硅绝缘层(5)、P型衬底(6)、N型缓冲层(7)、P+集电极(8)、集电极(12)、栅极(14)、发射极(15)；反向导通MOS区域：从左至右分别设置N
‑
base(11)、P
‑
base(10)、N+集电极(9)、多晶硅连接层(16)；所述N
‑
base(11)的上侧与N型缓冲层(7)的上侧平齐，左侧被N型缓冲层(7)完全覆盖，右侧与P
‑
base(10)的左侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；P
‑
base(10)的上侧与N型缓冲层(7)的上侧平齐，右侧与N+集电极(9)的左侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；N+集电极(9)的上侧与N型缓冲层(7)的上侧平齐，右侧与器件的右侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；多晶硅连接层(16)将N
‑
base(11)与反向导通MOS的栅极短接，实现了器件的反向导通；低关断损耗MOS区域：从左至右分别设置N
‑
base(11)、P
‑
base(10)、N+集电极(9)、多晶硅层(13)；所述N
‑
base(11)的上侧与N型缓冲层(7)的上侧平齐，左侧被N型缓冲层(7)完全覆盖，右侧与P
‑
base(10)的左侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；P
‑
base(10)的上侧与N型缓冲层(7)的上侧平齐，右侧与N+集电极(9)的左侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；N+集电极(9)的上侧与N型缓冲层(7)的上侧平齐，右侧与器件的右侧紧密相连，下侧与P+集电极(8)的上侧紧密相连；多晶硅层(13)将N+集电极(9)与反向导通MOS的栅极短接，实现了器件的低关断损耗；LIGBT区域：从左至右分别设置P+发射极(1...

【专利技术属性】
技术研发人员：陈伟中，林徐葳，秦海峰，魏子凯，张红升，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：