一种底座凸起的倒封装功率半导体器件及制造方法技术

本发明专利技术公开了一种底座凸起的倒封装功率半导体器件及制造方法，其芯片源极直接焊接到封装框架底座，芯片发热的绝大部分经芯片正面的源极、通过封装框架底座传导向外散热，芯片发热的很少部分通过器件的引脚、和封装外壳向外散热；框架和芯片的源极、栅极对应焊接区域呈凸起形状，框架为金属铜挤压成条状铜材后冲切成型制作而成；制造方法将功率芯片的源极、和栅极，对位贴合到封装框架用于焊接源极、和栅极的凸起部分，芯片和框架之间需要实现焊接的源极、和栅极区域预置焊片、或焊料，通过加温使框架和芯片焊接，实现芯片和框架的物理连接和电连接。本方案的功率半导体器件散热性能明显改善，载流能力大幅提升。载流能力大幅提升。

【技术实现步骤摘要】
一种底座凸起的倒封装功率半导体器件及制造方法


[0001]本专利技术属于功率半导体器件制造
，具体涉及一种改进功率半导体器件性能的结构形式及制造方法和应用。

技术介绍

[0002]目前生产的BJT、MOS、IGBT等功率半导体器件芯片通常都是3个电极，即芯片正面的源极或发射极、和栅极或基极两个电极，以及芯片背面的漏极或集电极一个电极(即BJT器件正面的发射极E、基极B，背面的集电极C；MOS器件正面的源极S、栅极G，背面的漏极D；IGBT器件正面的发射极E、栅极G，背面的集电极C)，以下以MOS器件为例进行说明，BJT、IGBT功率器件只需类比。
[0003]早期半导体器件的设计、制造水平都比较低下，因此生产工艺主要是追求简单、易行。显然芯片背面的一个电极更方便与封装底座实现焊接，正面两个电极通过打线工艺更容易实现；而芯片正面有两个电极，如果与框架底座进行对位焊接：一是芯片源极、栅极与框架源极、栅极要求对位焊接，定位精度要求非常高；其次由于两电极之间的间隙极小，非常容易造成两个电极之间焊接短路，焊接工艺难控制、生产效率不保障。另外、早期制造技术、生产工艺比较落后，功率小、芯片面积小，两个电极对位焊接当然更困难。因此传统半导体器件制造都是将芯片的漏极，也就是芯片的背面焊接、或是粘接到封装框架底座上；芯片背面一个电极，焊接到封装底座上，定位精度要求不高，也正因为如此，传统封装框架底座与芯片连接的表面都是平的，一款封装底座可以满足大大小小多种规格芯片的需要，实现多种规格的芯片兼容一款封装框架，降低制造开发成本。芯片背面焊接到框架后，正面通过打线方式将源极、和栅极连接到框架引线；
[0004]半导体分立器件产业的历程是从低频、小功率慢慢发展而来，伴随着器件应用升级逐步向高频、大功率方向发展，而且频率要求越来越高，功率、和功率密度要求越来越大。
[0005]近些年来为了满足对于半导体器件功率持续加大的需要，必须考虑降低封装阻抗，改善功率器件发热问题，近年发展的CLIP跳线工艺就是为改进封装阻抗而创新的制造工艺，但是其封装底座一直没有脱离平面结构。
[0006]因所有电子元器件只要有电流通过，就一定存在发热、并伴随温度升高的问题，温度太高造成器件损坏失效。所以对于大功率应用而言，为了保证功率芯片的工作可靠性、和功率器件的正常使用，首要的问题是通过芯片设计、芯片制作材料、芯片加工工艺来控制器件的发热；另一项主要措施就是通过优化封装设计、封装材料、和封装工艺等方法来改进散热，降低功率器件的温升。
[0007]现有功率半导体器件都是将芯片的背面连接到封装底座，由于功率芯片背面通常是高电位、变电位，传统功率器件应用中，芯片和外接散热器之间必须附加绝缘层进行电隔离，或者是铁封底座与散热器之间加绝缘垫层，或者是封装内部加陶瓷内绝缘，或者是进行塑封塑料层起电隔离作用等等。由于需要进行电隔离，芯片发热必须经过电隔离层才能完成散热，然而电隔离绝缘层热导率低、热阻大，严重阻碍系统散热。无论是金属底座与散热
器之间添加云母、陶瓷、塑胶等电隔离绝缘层，还是直接塑封(塑封层起电隔离绝缘层的作用)、或者是封装内部预置绝缘层，总之功率芯片发热均通过芯片的背面，传导给封装底座，经过电隔离绝缘层，由散热器进行散热。
[0008]然而电隔离绝缘层通常热导率低、热阻大、散热难，实际应用中主要通过增加功率芯片面积、降低芯片内阻、控制芯片发热量的措施来控制功率器件的温升，满足功率芯片工作在合理的温度范围。这样虽然可以满足现实应用，但是芯片面积增加意味着成本增加；芯片面积加大其结电容也随之加大，限制功率器件的高频应用。
[0009]因此，降低功率半导体器件的热阻、提升功率半导体器件的散热性能、降低功率器件外壳的高频辐射、提升功率器件的开关频率特性等是功率半导体器件目前急需解决的问题。

技术实现思路

[0010]为了解决上述现有功率半导体器件技术中存在电隔离绝缘层热阻大、散热难的问题，满足功率半导体技术应用市场对于功率和功率密度持续加大的发展趋势，迫切需要降低功率半导体器件封装的高频辐射，降低功率半导体器件系统热阻，提升功率半导体器件的散热性能，且大幅改善功率半导体器件的温升和提升载流能力以及可靠性和使用寿命。为此，本专利技术采用如下技术方案：
[0011]一种底座凸起的倒封装功率半导体器件，其芯片源极直接焊接到封装框架底座，芯片发热的绝大部分经芯片正面的源极、通过封装框架底座传导向外散热，芯片发热的很少部分通过器件的引脚、和封装外壳向外散热；
[0012]对于源极接地应用中，本专利技术制作的功率器件，功率芯片与外接散热器之间勿须电隔离，省略绝缘层节省成本的同时，消除了绝缘层热阻大幅降低系统热阻，提升系统散热能力，降低功率芯片的温升。此外封装底座接地能直接屏蔽封装外壳的电磁辐射，从而大大改进功率器件的电磁辐射；
[0013]然而芯片正面有两个电极不同于背面只有一个电极，除了源极外还有一个栅极，而且两个电极之间的间隙非常小，芯片正面和封装底座对位焊接，极易造成功率芯片正面两个电极间的连锡短路，以及功率芯片正面电极和背面电极之间的短路。虽然可以采用IC倒封装植球技术解决连锡短路问题，但是植球工艺成本太高，无法满足功率半导体器件生产应用成本要求。
[0014]本专利技术申请中，所述框架和功率芯片正面的源极、栅极对应焊接的区域，高出封装底座大平面，为凸起状态，在封装底座与芯片之间，凸台周边留出了更多的空间，可以用来解决溢出的焊料堆积问题，有效规避电极之间的连锡短路现象。
[0015]另外不同规格的芯片，其规格大小将不同，源极、栅极尺寸大小和对应位置也各不相同，芯片倒装很难满足一款底座适应多种不同规格芯片的需要，倒封装相对来说会增加产品开发的投入，但是对于市场应用需求量大的产品而言，由于可以大幅提升性能和性价比，这些前期投入完全是物有所值。
[0016]如附图2，为通过挤压工艺制作成型的条状铜材，其中条状铜材下表面抬高、框架厚度减薄区左边部分用于制作封装框架散热底座；下表面抬高、框架厚度减薄区右边部分用于制作框架电连接引脚部分；中间部位条状铜材上表面凸起部分用于制作与功率芯片源
极、和栅极金属对应的焊接区。
[0017]所述功率半导体器件的制造方法：功率芯片的源极、和栅极，对位贴合到封装框架用于焊接源极、和栅极的凸起部分，芯片和框架之间需要实现焊接的源极、和栅极区域预置焊片、或焊料，通过加温使框架和芯片焊接，实现芯片和框架的物理连接和电连接；
[0018]框架凸起来的主要目的是，封装底座焊接面凸出来，封装底座和芯片之间，在凸台周边保留了更多的空间，可以用来解决溢出的焊料堆积问题，保证芯片背面漏极、与器件框架的源极之间的电压击穿距离，确保器件抗电压击穿能力；凸起的框架可以满足溢出的焊料流向其芯片下部的铜框架，避免焊料横向延展造成芯片正面的源极、和栅极之间，以及芯片正面的源极、和栅极与芯片背面漏极之间，出现连锡、短路现象。
[0019]由于芯片源极、栅极周边钝化保护层的疏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种底座凸起的倒封装功率半导体器件，其特征在于，其功率芯片的源极焊接到封装框架底座，所述功率芯片的栅极设置于芯片的一个角上，所述封装框架底座与功率芯片的源极、和栅极金属层焊接的区域凸起于所述封装框架底座的平面。2.如权利要求1所述的功率半导体器件，其特征在于，所述封装框架由预制的条状铜材经过机械冲切加工而成，所述条状铜材由金属铜经过机械挤压加工而成，对应焊接功率芯片源极、和栅极的区域，呈凸起状态。3.如权利要求1所述的功率半导体器件，其特征在于，所述凸起区域的凸起高度由功率半导体器件的应用电压、芯片面积、框架成型冲切工艺综合确定。4.如权利要求1所述的功率半导体器件，其特征在于，所述功率器件的芯片是硅基、碳化硅、氮化镓、或其它化合物半导体材料制作的BJT、MOS、IGBT大功率器件。5.如权利要求1所述的功率半导体器件，其特征在于，所述封装是TO
‑
220、TO
‑
247标准插件封装形式，TO
‑
263、DFN5*6、DFN8*8、TOLL标准贴片封装形式，以及模块或其它自定义非标封装结构。6.如权利要求1所述的功率半导体器件，其特征在于，功率芯片正面的源极、栅极金属层经镀层处理，镀层表面金属为铜、银或银合金、金或金合金、或其它易于与铜框架实现焊接要求的金属层；功率芯片背面漏极表面金属为铜、银或银合金、金或金合金、或其它易于与铜框架实现焊接要求的金属层，功率芯片背面漏极通过CLIP工艺连接到封装引脚。7.如权利要求1的功率半导体器件的制造方法，其特征在于，具体步骤如下：1)功率芯片设计：功率芯片正面有源极和栅极两个电极，背面漏极一个电极；2)...

【专利技术属性】
技术研发人员：晏新海，
申请(专利权)人：晏新海，
类型：发明
国别省市：