存储器制造技术

本发明专利技术提供了一种存储器，衬底包括若干沿第一预定方向延伸的有源区；所述衬底形成有多条且沿着第二预定方向延伸并穿过相应的有源区的位线结构，所述位线结构位于所述衬底上的部分构成第一位线结构，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线结构；所述第二位线结构与所述有源区之间形成有金属硅化物层，通过所述金属硅化物层电性连接所述有源区与所述第二位线结构，由于所述金属硅化物层具有较低的电阻率，从而可以降低有源区与所述第二位线结构之间的接触电阻，进而了提高存储器的性能。了提高存储器的性能。了提高存储器的性能。

【技术实现步骤摘要】
存储器


[0001]本专利技术涉及半导体制造
，尤其是一种存储器。

技术介绍

[0002]存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。所述存储器还具有多条位线结构，每一位线结构分别与相应的存储单元电性连接。目前，位线结构和相应的存储单元之间过大的接触电阻是限制存储器性能的原因之一，如何降低位线结构和相应的存储单元之间的接触电阻，是目前亟待解决的技术问题。

技术实现思路

[0003]本专利技术的目的在于提供一种存储器，以降低位线结构和相应的存储单元之间的接触电阻。
[0004]为了达到上述目的，本专利技术提供了一种存储器，其特征在于，包括：
[0005]衬底，包括若干沿第一预定方向延伸的有源区；
[0006]多条位线结构，位于所述衬底上，且沿着第二预定方向延伸以穿过相应的有源区，所述位线结构位于所述衬底上的部分构成第一位线结构，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线结构；以及，
[0007]金属硅化物层，位于所述第二位线结构与所述有源区之间，用于电性连接所述有源区与所述第二位线结构。
[0008]可选的，所述位线结构包括位线导电层、位线遮蔽层及隔离侧墙，所述位线遮蔽层覆盖所述位线导电层的顶壁，所述隔离侧墙覆盖所述位线导电层以及所述位线遮蔽层的侧壁。
[0009]可选的，所述隔离侧墙还覆盖所述金属硅化物层的侧壁。
[0010]可选的，在垂直于高度方向上，所述金属硅化物层的宽度尺寸大于或等于所述位线导电层的宽度尺寸。
[0011]可选的，所述隔离侧墙的底部位于所述衬底中的第一深度位置，所述金属硅化物层的底部位于所述衬底的第二深度位置，所述第一深度位置低于所述第二深度位置。
[0012]可选的，所述金属硅化物层的材质包括钴硅化物、钛硅化物、钨硅化物、钼硅化物、钽硅化物或铂硅化物中的一种或多种。
[0013]本专利技术提供了一种存储器的形成方法，包括：
[0014]提供衬底，包括若干沿第一预定方向延伸的有源区；
[0015]形成多条位线结构于所述衬底上，所述位线结构沿着第二预定方向延伸以穿过相应的有源区，所述位线结构位于所述衬底上的部分构成第一位线结构，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线结构；以及，
[0016]形成金属硅化物层于所述第二位线结构与所述有源区之间，以电性连接所述有源
区与所述第二位线结构。
[0017]可选的，在形成多条位线结构之前形成所述金属硅化物层，形成所述金属硅化物层的步骤包括：
[0018]形成掩膜层于所述衬底上；
[0019]在所述掩膜层中形成若干位线沟槽，所述位线沟槽沿着第二预定方向延伸，且所述位线沟槽位于所述衬底上的部分构成第一位线沟槽，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线沟槽；以及
[0020]在所述第二位线沟槽的底部形成所述金属硅化物层。
[0021]可选的，利用自对准硅化物工艺在所述第二位线沟槽的底部形成所述金属硅化物层。
[0022]可选的，形成多条位线结构于所述衬底上的步骤包括：
[0023]顺次形成位线导电层及位线遮蔽层于所述位线沟槽中；以及，
[0024]形成隔离侧墙于所述位线沟槽中，所述隔离侧墙覆盖所述位线导电层以及所述位线遮蔽层的侧壁。
[0025]在本专利技术提供的存储器中，衬底包括若干沿第一预定方向延伸的有源区；所述衬底形成有多条且沿着第二预定方向延伸并穿过相应的有源区的位线结构，所述位线结构位于所述衬底上的部分构成第一位线结构，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线结构；所述第二位线结构与所述有源区之间形成有金属硅化物层，通过所述金属硅化物层电性连接所述有源区与所述第二位线结构，由于所述金属硅化物层具有较低的电阻率，从而可以降低有源区与所述第二位线结构之间的接触电阻，进而了提高存储器的性能。
附图说明
[0026]图1为本专利技术实施例一提供的存储器的形成方法的流程图；
[0027]图2a～图2d为采用本专利技术实施例一提供的存储器的形成方法形成的结构示意图；
[0028]图2e为本专利技术实施例一提供的存储器的简化版图，其中，图2a～图2d是图2e中的结构沿a
‑
a
’
和b
‑
b
’
方向上的剖面示意图；
[0029]图3为本专利技术实施例二提供的存储器的结构示意图；
[0030]图4为本专利技术实施例三提供的存储器的结构示意图；
[0031]图5为本专利技术实施例四提供的存储器的结构示意图；
[0032]其中，附图标记为：
[0033]100
‑
衬底；AA
‑
有源区；SIT
‑
沟槽隔离结构；300a
‑
第一阻挡层；300b
‑
第二阻挡层；310
‑
掩膜层；500
‑
金属硅化物层；
[0034]WL
‑
字线结构；200a
‑
栅氧化层；200b
‑
栅导电层；200c
‑
栅绝缘层；
[0035]BL
‑
位线结构；400a
‑
第一位线导电层；400b
‑
第二位线导电层；400c
‑
第三位线导电层；400d
‑
位线遮蔽层；400e
‑
隔离侧墙；400f
‑
位线导电层；
[0036]BL1
‑
第一位线结构；BL1
‑
第二位线结构；Tr
‑
位线沟槽；Tr1
‑
第一位线沟槽；Tr2
‑
第二位线沟槽；
[0037]X1
‑
金属硅化物层的宽度尺寸；
[0038]X2
‑
位线导电层的宽度尺寸；
[0039]H1
‑
第一深度位置；
[0040]H2
‑
第二深度位置。
具体实施方式
[0041]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0042]实施例一
[0043]图2d为本实施例中的存储器的部分结构示意图，图2e为图2d中的存储器的简化版图，其中图2d为图2e中的存储器在a
‑
a
’
和b
‑
b
’
方向上的剖面示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：衬底，包括若干沿第一预定方向延伸的有源区及用于分隔相邻的所述有源区的沟槽隔离结构；多条位线结构，位于所述衬底上，且沿着第二预定方向延伸以穿过相应的有源区，所述位线结构位于所述衬底上的部分构成第一位线结构，所述位线结构自所述衬底上延伸至所述有源区中的部分构成第二位线结构；以及，金属硅化物层，位于所述第二位线结构与所述有源区之间，用于电性连接所述有源区与所述第二位线结构；所述位线结构包括位线导电层、位线遮蔽层及隔离侧墙，所述位线遮蔽层覆盖所述位线导电层的顶壁，所述隔离侧墙至少覆盖所述位线导电层及所述位线遮蔽层，且所述隔离侧墙与所述金属硅化物层及所述沟槽隔离结构均直接接触。2.如权利要求1所述的存储器，其特征在于，所述隔离侧墙的底部位于所述衬底中的第一深度位置，所述金属硅化物层的底部位于所述衬底的第二深度位置，所述第一深度位置低于所述第...

【专利技术属性】
技术研发人员：冯立伟，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：